多种工作模式的芯片，如何时序约束与综合？

Challensys

综合时不需要关心 Hold 违例

loglong

你create两个时钟进去, 然后对这两个时钟互相设置为false_path
create_clock -name clk_A -period 10 [get_ports clk_A]
create_clock -name clk_B -period 15 [get_ports clk_B]

set_false_path -from [get_clocks clk_A] -to [get_clocks clk_B]
set_false_path -from [get_clocks clk_B] -to [get_clocks clk_A]