在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 435|回复: 5

[原创] spyglass报错W391

[复制链接]
发表于 2025-8-28 15:38:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
请问代码里头使用了同一个时钟的上升沿和下降沿对寄存器赋值,spyglass报了以下类型错误:


                               
登录/注册后可看大图

这个实际使用会有问题吗?

                               
登录/注册后可看大图

大概是这样的场景
 楼主| 发表于 2025-8-29 09:15:53 | 显示全部楼层
design has a clock driving it on both edges,报这个错
回复 支持 反对

使用道具 举报

发表于 2025-8-29 12:05:45 | 显示全部楼层
图看不到。
应该是不存在同时用两个边沿的触发器吧。
除非特殊要求,不然一个设计里也不应该用双边沿。
回复 支持 反对

使用道具 举报

发表于 2025-9-1 19:16:28 | 显示全部楼层
查一下你的工艺库里,有没有这种双沿的DFF-cell;没有的话,综合也做不出来,最后还是得改代码;有的话,保证路径timing就可以。
PS:没见过这么干的
回复 支持 反对

使用道具 举报

发表于 2025-9-2 10:09:33 | 显示全部楼层
本帖最后由 951674371 于 2025-9-2 10:25 编辑

mark一下
回复 支持 反对

使用道具 举报

发表于 2025-9-4 14:38:03 | 显示全部楼层
只要符合设计意图就行,STA要考虑duty cycle
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-19 07:58 , Processed in 0.022733 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表