设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (163) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30964|排名: 15 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[资料] 全套EDA虚拟机  ...23 燕南飞 2019-11-2 2311277 back95126 2025-1-27 10:41
悬赏 [求助] 求一份完整的40nmll工艺的PDK，需要包含IO，Memory等foundationIP。 - [悬赏 500 信元资产] iankim33 2025-1-23 3863 levan000 2025-1-25 19:37
[求助] vivado时序分析 attach_img  ...2 IC.Michael 2019-3-5 176375 xiaoxiaohe 2025-1-25 08:03
[求助] BitCoin工程是指什么？ 木木夕MMX 2021-11-15 12009 ILvM 2025-1-25 00:39
[原创] 双端sram的dout输出一直为0 新人帖 jb-icer 2025-1-23 8671 jb-icer 2025-1-24 18:38
[资料] c家数字DDI22.12 attachment  ...234 kk2009 2023-5-26 377664 autumb_leee 2025-1-24 16:17
[求助] pcie pipe接口 位宽转换 iter_1 2020-6-8 83543 lujunfeng111 2025-1-24 15:06
[讨论] 为什么我的系统改一个微小的地方，fpga输出就不稳定， hzwit 2025-1-24 1485 A1985 2025-1-24 14:19
[求助] smic的memory输出Q端一直为x态，然后QP端口一直为z态 SGengiant 2023-10-26 31219 linux1299 2025-1-23 17:45
[求助] RTL VS netlist formality constant reg ali_sun 2024-11-11 2601 ali_sun 2025-1-23 16:53
[原创] verdi突然崩溃，求帮助 atlandis 2017-11-17 56273 zhuchao1016 2025-1-23 14:09
[资料] EDA资源 attach_img tanjunjiang 2019-12-19 83861 yykglv 2025-1-23 10:08
[求助] Synplify_Premier VU19P综合不支持designware吗？ attachment jinlove102 2025-1-22 3486 jinlove102 2025-1-22 19:20
[求助] spyglass进行语法检测时，有何办法将多种参数配置均兼顾到？ 新人帖 牛奶咖啡dzd 2025-1-22 1379 A1985 2025-1-22 16:46
[原创] vc spyglass 新人帖 attachment lyoovue 2023-3-8 52447 idsandx 2025-1-22 11:54
[求助] 如何检查工程中的时序逻辑有没有同步复位 陆宝毅 2025-1-22 2322 daodaier 2025-1-22 11:15
[原创] 求购数字IP-智能网卡相关RSS IP supermanqc 2025-1-21 0348 supermanqc 2025-1-21 23:14
[讨论] ZYNQ仿真-PS+PL侧全仿如何开展？  ...2 hansmmm 2017-11-28 109639 murphy522 2025-1-21 15:22
[求助] 这里有承接数字IC verilog设计的嘛？ orientview 2025-1-19 2546 Patrick0809 2025-1-20 15:42
[求助] spygalss和dc对三态门使能的warning Patrick0809 2025-1-16 2401 Patrick0809 2025-1-20 09:53
[求助] 22nm工艺下，可以做一个4GHz的分频器吗？ orientview 2025-1-12 2452 gmei1981 2025-1-20 09:50
[求助] 有没有人知道怎么从Verdi中导出工程的Filelist？ 新人帖 attach_img shiluo9 2024-8-27 51091 gmei1981 2025-1-20 09:47
[求助] 扫描使能信号(scan_enable)是异步信号还是同步信号？为什么它对时钟偏差不敏感？ 日晨难再 2024-12-27 4415 gmei1981 2025-1-20 09:37
悬赏 [求助] VCS独立仿真vivado的HBM IP的方法(有偿) 新人帖 - [悬赏 1 信元资产] HardLife 2025-1-13 4530 diyangguang 2025-1-18 20:50
[求助] 求DWBB ip tangsqai 2025-1-18 0383 tangsqai 2025-1-18 11:41
[求助] 美光 SPI FLASH仿真模型 attachment  ...23 sss08_leon 2014-7-9 2617269 bennychuang 2025-1-17 18:53
[讨论] 一个sv assertion的写法 attach_img zzczx 2016-9-20 93591 AnswerLJ 2025-1-17 18:03
[求助] sdc的这三行，是什么意思啊？ orientview 2025-1-6 91032 nqq03 2025-1-17 15:42
[招聘] 服务器芯片架构，实现，验证工程师急招 alex_fang2010 2025-1-17 0488 alex_fang2010 2025-1-17 11:17
[求助] verilog里面的逻辑非运算符！在电路里面会综合成一个反相器吗？ orientview 2025-1-12 2417 Holtek12 2025-1-16 23:41
[解决] 关于Design Compiler 输出指定版本sdf文件 新人帖 attach_img shawnmicheals 2022-8-1 42523 shawnmicheals 2025-1-16 21:53
[求助] negedge是从高电平到低电平  ...2 orientview 2025-1-15 10735 zhanweisu33 2025-1-16 19:38
[求助] 请问AMD招聘应届是在什么时间段呀？ Darnew 2025-1-16 0446 Darnew 2025-1-16 18:41
[原创] 为Java在SystemVerilog中的原配地位正身 attachment  ...2 chlalex 2013-4-5 178588 jiaofufu 2025-1-16 15:48
[求助] 求tmsc5和tmsc7的全套工艺库 lxtx603 2025-1-16 0474 lxtx603 2025-1-16 14:19
下一页 »
1 ...8910111213141516... 885下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-12 14:03 , Processed in 0.025572 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块