在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
投票 [活动] 国产FPGA大家倾向使用哪家产品 574920045 2024-10-17 51165 574920045 2024-11-11 15:04
[求助] [求助] 求一个vivado 2018.3 的IEEE1735 v2 encryption license 新人帖 qq6853988 2024-7-25 3569 murphy522 2024-11-10 08:53
[讨论] IP资源互换 一个昵称 2024-11-9 0428 一个昵称 2024-11-9 10:17
[求助] VCS dve打开license报错 新人帖 yangmou 2024-11-8 2317 yangmou 2024-11-8 23:24
[求助] 如何使用脚本实现下述网表替换 jinfeier 2024-11-8 5407 acrofoxAgain 2024-11-8 21:44
[资料] 基于Spyglass的同步设计分析与静态验证 attachment  ...2345 edacw 2019-12-23 4214009 ffsher100 2024-11-8 21:17
[原创] 孩子都能学会的FPGA:第一课——初识FPGA硬件编程 新人帖 attach_img chdaj58 2023-11-14 71341 小火要灵活 2024-11-8 21:09
[原创] spyglass脚本命令 attachment  ...23456..15 夏尔 2019-12-7 14742541 ffsher100 2024-11-8 20:43
[求助] DC综合求助  ...2 jinfeier 2024-11-7 14591 jinfeier 2024-11-8 20:31
[求助] SMIC12nm 的memory compiler 如何使用 attach_img  ...23 yue6688 2021-2-18 2911927 林冬一 2024-11-8 16:24
[求助] sonysys pcie ctrl 在fpga上验证,Xilinx fpga phy接口问题 attach_img gujian 2021-11-2 82500 指点江山 2024-11-8 10:11
[资料] 求coretool S-2021.09-SP3 fool123 2024-11-7 0284 fool123 2024-11-7 21:23
[资料] 数字ic面试题目 新人帖 attachment  ...2 jx2024upup 2023-2-9 163837 skahill 2024-11-7 20:11
[求助] 三段式状态机和二段式状态机在时序上的差别 时间在走人在变 2024-11-7 1452 数学必考150 2024-11-7 19:29
[转贴] 转:DC综合原理与实践第二部分 attach_img nirvana_pear 2023-9-19 22459 nirvana_pear 2024-11-7 17:08
[资料] ARM 官网下载的cortex m0 / cortex m3 源码(百度网盘) dodoee 2022-5-18 93479 沧溟之沚 2024-11-7 15:52
[讨论] verilog illegal structural left hand side scutlee 2024-11-5 1311 苍穹521earth 2024-11-7 15:32
[求助] 跑NCverilog仿真遇到关于worklib的问题!!求大神讲解~~ 电子小建 2015-3-19 12157 天然卷 2024-11-7 11:20
[求助] DC 中对于inout类型port怎么约束? sdustyj 2011-12-20 75605 Qear 2024-11-7 10:38
[求助] spyglass get_pins zhushining 2024-11-6 1284 puxiancheng 2024-11-7 10:08
[讨论] wire型变量的部分赋值 scutlee 2024-11-6 1276 shadoww 2024-11-6 17:14
[求助] PLDA PCIE AXI控制器root模式使用求助 msqxl 2024-11-6 2294 msqxl 2024-11-6 15:47
[讨论] 组合逻辑用reg scutlee 2024-11-6 0292 scutlee 2024-11-6 11:32
[求助] 什么时候会用到pulse clock cyannn 2024-10-31 1343 Anturze 2024-11-6 10:34
[求助] 关于pt时钟约束 cyannn 2024-10-31 3522 Anturze 2024-11-6 10:31
[资料] 模拟电子技术基础-童诗白(绝对清晰版)pdf下载 新人帖 attachment 249500749 2021-11-13 84198 童yeah 2024-11-5 22:39
[求助] clock uncertainty 设置为多少? eighteenyo 2011-6-9 54982 张志强112233 2024-11-5 17:31
[资料] 夏宇闻 verilog数字系统设计 risc cpu 例子 attachment wanhua 2020-8-19 92807 AleMin 2024-11-5 17:10
[原创] 【HDL系列】硬件加法器原理与设计 新人帖 attach_img yywyz 2020-3-12 67584 清水河畔拧螺丝 2024-11-5 17:00
[讨论] USB/PCIe/SerDes/MIPI/DDR/HBM交流~ 新人帖 桃灰灰 2024-3-8 71218 桃灰灰 2024-11-5 15:06
[求助] 有大神知道FPGA中DFE的自适应算法吗? donaldtsl 2015-12-1 43675 msbmsbmsb 2024-11-5 12:03
[求助] K库时候 Index索引数值都是如何确定的 lurenjie123 2024-11-5 0264 lurenjie123 2024-11-5 09:44
[资料] FPGA笔试题及答案总结  ...2 zxopenwgb 2016-10-18 104439 天地孤影i 2024-11-4 16:42
[求助] PLL的时钟约束问题 Anturze 2024-11-4 1307 harry_hust 2024-11-4 16:34
[求助] 关于AXI总线ID宽度的问题 dqwuf2008 2024-11-1 3585 ht_lch 2024-11-4 11:07
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-27 12:17 , Processed in 0.018923 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块