设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30106|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[资料] tsmc90nm standard cell可用于练习 attachment  ...23456..8 yangyanwen123 2020-8-2 7915152 xckl123123 2024-2-20 18:28
[原创] 基于FPGA的AD/DA采集（附件代码原码） attachment xuehua_12 2018-11-13 84685 finelei2002 2024-2-20 17:43
[求助] waveview如何查看数组类型的变量 iceplanet 2024-2-19 1297 gaurson 2024-2-20 17:32
[求助] idelay2 相位对齐问题 xapp855 attachment 听风漫步 2024-2-20 1263 听风漫步 2024-2-20 15:19
[求助] 书上说“严格控制信号”的输入时序可以不约束，什么叫“严格控制信号”？ attach_img 日晨难再 2024-2-19 1424 nuobeierjiang 2024-2-20 08:15
[求助] Synplify requires license DesignWare 新人帖 yalida 2022-4-13 31383 edgar8818 2024-2-19 21:44
[求助] 求大佬帮忙，DDR4 PHY 的clock 对source PLL 有没有精度的要求 lewis.l.l 2024-2-1 7513 mismatch24 2024-2-19 18:05
[求助] DW库中流水线乘法器综合问题求助 新人帖 天才鼓手 2024-1-30 6510 Kiss_Rose 2024-2-19 17:30
[求助] 请有modelsim 2022.2版本的大侠共享下 gdutchen 2024-2-19 0355 gdutchen 2024-2-19 16:26
[讨论] 有用过Ｓ家的ｄｄｒｃ吗？？ scutlee 2024-2-19 0369 scutlee 2024-2-19 14:51
[求助] 求助对华大九天Xtime软件有经验的大佬 xkzxcv123 2024-2-19 3382 xkzxcv123 2024-2-19 14:26
[求助] STM32 F0 prefetch问题 attach_img neXtime 2024-2-19 0280 neXtime 2024-2-19 10:39
[求助] 模块使能信号的作用 Wade_ 2024-2-18 2401 Wade_ 2024-2-18 16:22
悬赏 [求助] ARM-SOCRATES 中Nic400配置的问题 - [悬赏 500 信元资产] attach_img Liang_Xiaoqian 2024-1-30 2562 Liang_Xiaoqian 2024-2-18 14:02
[资料] 【分享电子书】新一代通用视频编码H.266VVC：原理、标准与实现 attachment  ...2 zywttt 2024-1-26 13721 wang1051005157 2024-2-18 10:44
[求助] 求IEEE paper attachment kk2009 2024-2-7 6479 九尾龟 2024-2-17 22:17
[求助] 请教一下一些存储器内部的寄存器作用 xiaokai66 2024-2-2 4436 xiaokai66 2024-2-17 14:53
[原创] 据说Bluespec比Chisel，更加优秀，是真的吗？ orientview 2022-5-14 52469 abeey 2024-2-16 11:02
[求助] 时钟端口也能添加input_delay吗？ 日晨难再 2024-2-15 0430 日晨难再 2024-2-15 16:59
[讨论] 关于upf设计中的电源域切换 yex 2024-2-2 2432 kk2009 2024-2-15 08:33
[求助] lib库中的slew_derate_from_library究竟影响了什么？ 日晨难再 2024-2-9 0364 日晨难再 2024-2-9 16:19
[求助] 请问formality可以做RTL-RTL的验证吗？ irun2 2013-7-3 61963 smc1017 2024-2-7 18:16
[求助] Verilog初学,新人求助 attach_img 2558966080 2024-2-3 8600 767781537 2024-2-7 16:17
[求助] 浮点数算法逼近问题 xbllzf 2024-2-2 4496 xbllzf 2024-2-5 16:29
[求助] VHDL可以直接定义浮点数或定点小数？verilog不行吧？ haxy 2016-3-29 47065 andy2000a 2024-2-5 15:45
悬赏 [求助] windows下的vivado可以和vcs联合吗 - [已解决] 不伤人的地雷 2024-1-8 5534 jjm_997 2024-2-5 09:44
[资料] matlab HDLcoder attachment  ...2 iNostory 2018-5-5 102875 zzp6682 2024-2-4 15:20
[求助] 电子烟芯片数字设计 lyoureye 2024-2-2 2621 leeguoxian 2024-2-4 13:41
[求助] 请教一下，verilog的头文件何时用？ german010 2024-2-2 5541 uiwjyb 2024-2-4 11:28
[原创] nvme ip RTL源码  ...23456..20 1014003606 2018-3-8 19036877 gubels 2024-2-4 10:34
[求助] 求emmc 4.41的verilog model！！！！！！ shuli198349 2012-4-6 85893 ing句号 2024-2-4 10:26
[求助] 关于VCS仿真mig_7series DDR3 controller IP错误的问题求教 attach_img lijias20 2020-8-6 73654 Mouzx 2024-2-4 10:15
[求助] 关于编译VCS pli.a的问题 许learner 2024-2-2 1336 speedzheng23 2024-2-4 07:32
[资料] 现代处理器设计——超标量处理器基础 中文pdf下载 新人帖 attach_img ewain 2024-2-1 8553 adefan 2024-2-3 05:45
[求助] Verilog初学,求助 attach_img 2558966080 2024-1-29 6533 2558966080 2024-2-3 01:22
下一页 »
1 ...8910111213141516... 861下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 06:11 , Processed in 0.016497 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块