数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30996|排名: 26

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 8 9 10 111213 14 15 16 ... 886 / 886 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[招聘] 算能科技-比特大陆内推	cong.ma 2025-2-24	0603	cong.ma 2025-2-24 12:54
[原创] 大家知道，MIPI和vbyone的分别的应用场合不？	atlandis 2014-3-10	23104	Zouy 2025-2-24 10:48
[其它] 好课分享 - 【伴伴学×BoLedu】全栈IC设计工程师伴学松 (2023 赖瑾)	轩辕志瑜 2023-10-11	71886	sumit_enggr 2025-2-24 00:35
[原创] vivado/tcl ...2	tianhan123 2024-8-10	161482	PaulDE 2025-2-22 14:36
[资料] 锁相环学习非常经典的两本书《锁相环（PLL）电路设计与应用》《锁相环设计、仿... ...2 3 4 5 6..7	艾艾小阳 2021-5-12	6515181	Yishuixin 2025-2-22 10:32
[资料] SoC设计指南：基于Arm Cortex-M（英文版） ...2	feielai 2024-3-29	132244	yeap 2025-2-22 00:06
[求助] spyglass cdc 如何约束异步fifo？	sducut 2024-7-31	3936	ilmkduse 2025-2-21 10:13
[资料] 陈新武DFT讲稿.pdf ...2 3 4 5	tengjiexx 2023-5-6	426876	yeap 2025-2-20 17:20
[原创] 《集成电路静态时序分析与建模》已经出版发行，欢迎批评指正。京东、当当等电商有售。 ...2 3 4 5 6..14	二师兄 2016-7-8	13752472	dalianhongwu 2025-2-20 10:21
[求助] synopsys license 启动时，如果没有连网线，就启动不了 - [悬赏 300 信元资产] ...2	adan313 2019-9-22	115829	wang_uestc 2025-2-20 09:27
[原创] clock downstream	任大大 2025-2-19	0307	任大大 2025-2-19 19:36
[招聘] 深圳汇顶VS上海澜起	红枫 2016-10-14	46928	夏尔 2025-2-19 17:33
[求助] 使用dc综合不同位宽的乘法为啥延时都是一样	frostbitegbk 2025-2-19	4471	frostbitegbk 2025-2-19 14:36
[求助] AXI防死锁机制中SAS和SS的区别？	hualiu 2025-2-16	1434	dqwuf2008 2025-2-18 10:33
[求助] 基于upf的低功耗，psw输出电源是否要拉到模块port?	kvink1n 2025-2-17	0348	kvink1n 2025-2-17 11:03
[资料] 《systemverilog assertions and functional coverage》	撒野 2024-12-15	3575	bruce2246 2025-2-16 12:35
[求助] 关于VCD波形dump的问题	JekinBrown 2024-11-22	1589	JekinBrown 2025-2-15 20:26
[求助] vivado中RTL仿真正确但是在virtuoso中前仿真不正确	周三天气不错 2025-2-15	0284	周三天气不错 2025-2-15 19:39
[资料] 画数字时序图的visio库 ...2 3 4 5 6..9	xcan2012 2022-1-25	8721798	chf1 2025-2-15 13:52
[求助] vivado更新block design，create HDL Wrapper一直没有更改后的端口	feifan1996 2020-11-4	25541	maozheng110 2025-2-15 11:28
[求助] dc如何实现verilog、vhdl混合综合？	吕归尘 2025-2-14	2491	puxiancheng 2025-2-14 16:57
[求助] 关于vivado中时钟ip核的使用问题	yangtao417 2025-2-13	3467	liuguangxi 2025-2-14 16:33
[转贴] 跨时钟域处理--最终详尽版【转载加收藏】 ...2 3 4 5	王钰 2020-12-18	4920861	Mentionsss 2025-2-13 19:55
[求助] FPGA计算核与查表匹配问题	HardLife 2025-2-11	3537	murphy522 2025-2-13 16:23
[求助] SPYGLASS如何打开Speadsheet Viewer?	LHT_HUNTER 2025-2-13	0266	LHT_HUNTER 2025-2-13 16:08
[求助] 请教一下spyglass的spreadsheet怎么打开？	melinda_li 2022-3-4	21459	LHT_HUNTER 2025-2-13 15:58
[求助] ADC DDR时序约束问题源同步约束 ...2	kimdow 2016-11-6	129156	hawksuc 2025-2-13 11:54
[求助] 请教一个tcl转译语法的问题	huanglc_IC 2025-2-12	6430	Challensys 2025-2-13 10:59
[求助] vivado 生成bit，ila加载不出来 - [悬赏 200 信元资产]	TUJzzz 2023-12-13	28504	huanglc_IC 2025-2-13 09:53
[求助] ubuntu20.04中的verdi的vdCov无法正常使用 ...2 3	mrpp 2023-11-24	224662	tinyoking 2025-2-13 09:13
[原创] 高性能NVMe IP：支持PCIe4.0的NOPHAE PCIE4.0 加速引擎	xianuser 2025-2-12	0418	xianuser 2025-2-12 08:25
[原创] NVMe 1.3d host IP ...2 3 4 5 6..8	xianuser 2020-5-5	7428044	xianuser 2025-2-12 08:12
[求助] dw axi dma疑问	lindahnu 2025-2-8	2450	lindahnu 2025-2-11 18:09
[求助] 有关set_max_delay的疑问，请指教	geff 2021-8-5	63223	cyannn 2025-2-11 14:30
[求助] 刷HDLbits遇到一个问题	czhhzc 2025-2-11	5532	czhhzc 2025-2-11 11:26

1 ... 8 9 10 111213 14 15 16 ... 886 / 886 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30996|排名: 26

快速发帖

浏览过的版块

站长推荐 /1