SRAM的设计

Winter_H · 发表于 2022-4-24 22:33:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

IC小白想请教一下：
标准的SRAM的读写使能信号WEB和OEB，如果同时为1，逻辑判定应该为写还是读？
我看过有些设计里面是用WEN一个信号来表示的，当WEN为1时即表示读，WEN为0时即表示写，请问这样的设计有什么问题吗？

jasper0608 · 发表于 2022-4-25 07:58:36

同時讀寫

乎乎乎 · 发表于 2022-4-25 09:06:37

取决于SRAM CELL的结构吧，如果是读写分离的结构，是可以同时读写的；用WEN信号来控制写入管也是可以的

andy2000a · 发表于 2022-4-25 09:12:20

jasper0608 发表于 2022-4-25 07:58
同時讀寫

SRAM有看 cell 一般 6T . 但有些设计多1T , 就读 READOUT多 1 MOS . 7T比6T好在哪边?

有没6T 7T 8T 分别差异?

andyfan · 发表于 2022-4-25 09:34:58

andy2000a 发表于 2022-4-25 09:12
SRAM有看 cell 一般 6T . 但有些设计多1T , 就读 READOUT多 1 MOS . 7T比6T好在哪边? 有没6T 7T 8T ...

发的文章有所谓7T的，实用中没有的；

单端口的就是6T，另外，常用的还有8T，8T的有两种结构，一种DP，就是加把6T的ACCESS管子复制，这样两个口的功能完全一样，都可以读写，duplicate port.还有一种2P，读写分开的结构。设计中也有10T等结构，但基本都是定制，FAB不标准提供。

细节的话，很多书和PAPER上都有讲，一个帖子讲不清楚，去翻书吧。

wenmyx · 发表于 2022-4-25 15:51:17

看SRAM具体设计，如果是MEMORY COMP生成的话，根据参数设定行为不一样

[求助] SRAM的设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2