如何编写仲裁器

卡卡布

前阵子看了看正点原子的逻辑设计开发指南，有些地方写的还是比较粗糙。
虽然写了RR轮询调度器，但设计还不是特别完善，没法参数化、没有外部fifo，不能直接拿过来用。因此有了本贴

ram设计：此处仅给出代码，设计详见王贞炎的FPGA应用和开发仿真。因为内容涉及较多，实际上该书很多地方也不是特别完善。
但参数化的设计方式贯穿全书，养成习惯，有极高的参考价值。
代码详见附件SdpRamRf.v

fifo设计：
代码详见附件ScFifo.v
轮询调度器设计：
该部分代码经过了ai优化，
需注意：作者没试过能不能综合。如果不行可以用状态机试试，符合条件直接跳出状态。
代码详见rr_sch_v.v
顶层仲裁器：
代码详见rr_arb.v
顶层仲裁逻辑较为简单，核心思路为，通过Fifo空信号作为轮询调度器的请求，
授权结构信号rr_sel，没太想到有什么更好的处理方式，
但毕竟调度器输出最多只有1bit拉高，所以仍能够正常使用。