在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 逻辑综合问题 - [悬赏 50 信元资产]  ...2 新手上路哈哈哈 2025-7-30 161142 zjxxyy 2025-8-2 10:37
[资料] mindshare modern dram 3024342338 2025-8-1 2399 ht_lch 2025-8-1 13:51
[求助] 如何使用 cadence自带的 adc_dnl_8bit 测量 DNL  ...2 microrh 2015-5-19 1613410 TOPEEP108 2025-8-1 10:19
[求助] 已有CentOS系统下Synopsys DC工具,求会安装TSMC 28nm工艺库,有偿 ICerRan 2025-7-25 2568 Challensys 2025-7-31 16:41
[求助] 安装Vivado2015.4,解压后点击xsetup.exe没反应,怎么办? - [已解决] yongbinguo 2017-2-20 67883 SoarSoar 2025-7-31 13:52
[调查] 集成电路设计是选模拟方向好 还是数集 或者 射频?  ...23456..18 mos管 2012-5-13 174105671 daviehj 2025-7-31 00:34
[求助] 带复位端的D触发器设计 wstudouoooooo 2025-7-29 6625 YZX408 2025-7-30 19:30
[求助] PT分析output的clock network delay为什么是零??  ...2 fxty 2016-1-18 105906 imadam 2025-7-30 17:49
[原创] NVMe高速传输之摆脱XDMA设计23:PCIe的TLP读处理 xianuser 2025-7-30 0315 xianuser 2025-7-30 10:56
[原创] NVMe高速传输之摆脱XDMA设计22: PCIe应答模块设计 xianuser 2025-7-30 0330 xianuser 2025-7-30 10:55
[求助] 跑ATPG报了error R24:Unable to infer output of chain 2 for unload compressor 2441697316 2025-7-18 2398 2441697316 2025-7-29 14:46
[求助] 请教关于SPI的问题  ...2 TomPaul 2011-3-2 188631 hasea 2025-7-29 09:57
[资料] 全套EDA虚拟机  ...23 燕南飞 2019-11-2 2913838 nurel 2025-7-29 06:14
[求助] axi中outstanding的值应该依据什么来设置值  ...2 caren 2020-8-3 1516121 Lvxf 2025-7-28 22:23
[原创] 写了个25g 以太网的fec rs(528,514)  ...2 jennytanxx 2022-8-23 154811 PIG_zhu 2025-7-28 21:42
[原创] NVMe高速传输之摆脱XDMA设计17:队列管理模块设计(下) xianuser 2025-7-28 0347 xianuser 2025-7-28 20:25
[讨论] vivado综合的资源使用量特别小 scutlee 2024-7-2 92037 pengzhang 2025-7-28 12:05
[求助] Gvim如何输入中文 时间在走人在变 2025-7-25 1445 flyger 2025-7-28 10:23
[资料] Verilog高级数字系统设计技术与实例分析_(美)Kishore Mishra著_北京:电子工业出版社_2018.0...  ...2 魏凯 2022-9-1 133642 魏凯 2025-7-28 10:17
[求助] 求助大佬们,反相器delay问题 alldying 2025-7-27 0510 alldying 2025-7-27 22:42
Quartusii8.1 和 ISE10.1自带的 IP Core破解方法  ...23456..8 iamlaomeng 2009-7-2 7338493 qiao982 2025-7-27 22:41
[原创] NVMe高速传输之摆脱XDMA设计16:队列管理模块设计(上) xianuser 2025-7-27 0358 xianuser 2025-7-27 17:32
VerilogHDL实用教程 mafia 2008-6-4 12225 ileecy 2025-7-27 10:54
[求助] 谁有IEEE802.15.4z的标准 - [已解决]  ...2 kk2009 2021-10-12 115302 zzabc 2025-7-26 22:06
[原创] NVMe高速传输之摆脱XDMA设计15:NVMe控制器设计 xianuser 2025-7-26 0365 xianuser 2025-7-26 16:32
[求助] 关于综合时max_transition time的问题  ...2 willwillwill 2010-3-8 1810215 jinyl123 2025-7-25 16:07
[求助] Gvim个别命令失效 时间在走人在变 2025-7-24 1412 flyger 2025-7-25 11:33
[原创] Verilog高级数字系统设计技术与实例分析 新人帖  ...23 Emmet_73 2022-10-13 215231 JiayouTinger 2025-7-25 10:52
[求助] dc综合icg如何创建path_group y1226288791 2025-7-21 5575 Bealan 2025-7-24 16:32
[原创] pcie扫盲贴  ...23456..9 shiyinjita 2014-4-10 8454039 ahuhemin 2025-7-24 16:26
[求助] verilog/systemverilog混合编译 独孤败天999 2023-6-30 82662 polarious 2025-7-24 13:31
[求助] Dc综合各种warning截图,求助  ...23 petrel87 2016-5-30 2116191 尐翟 2025-7-23 19:33
[求助] SPI的参数SSI_ENH_CLK_RATIO有什么作用 zhaoyujie 2025-7-21 5604 zhaoyujie 2025-7-23 17:11
[求助] 大家看看这么写时钟约束有没有问题 唐三彩骆驼 2025-7-22 3506 wenzheng1998 2025-7-23 16:31
[原创] RDMA简介8之AXI分析 xidianuser 2025-6-24 1782 llwdahai 2025-7-23 16:29
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-21 03:58 , Processed in 0.017874 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块