数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31325|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 3 4 5 6 789 10 11 12 ... 895 / 895 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 最近在搞一个CDR的东西，参考了XILINX的XAPP224遇到个疑问	szw5984 2023-10-17	43046	linyuan 2025-10-26 11:35
[求助] always时序逻辑块中不把复位放在第一优先级	nov_ban 2025-9-28	6778	xrmray 2025-10-26 10:29
[求助] synopsys coretool使用的问题	songzijian87 2018-8-2	99548	justicelin 2025-10-25 18:00
[求助] synopsys coreConsultant 使用讨论	xjmillie 2013-7-18	612455	justicelin 2025-10-25 17:44
[讨论] always if为啥可以这么写？ ...2	PYGH 2025-10-5	151202	Carmelo 2025-10-25 11:39
[讨论] DDR的交织和NOC的交织有什么区别？？	scutlee 2025-10-24	0253	scutlee 2025-10-24 20:56
[讨论] device or resource busy怎么办啊？？？	scutlee 2025-10-24	1291	左手盘核 2025-10-24 17:50
[求助] 如何设置DC的组合逻辑映射方式（多bit异或并行实现）	lolina 2025-10-22	9435	snq31418 2025-10-24 17:13
[求助] 用dc做bottom-up综合，如何得到最后的svf	lichunjie 2011-7-16	87285	WNOPQ 2025-10-24 15:15
[讨论] 什么是异步SRAM和同步SRAM？？	scutlee 2025-10-22	2290	唐三彩骆驼 2025-10-24 15:02
[原创] 芯片I2C slave将SDA拉低导致SCL不输出问题的解决过程 ...2	atomdust 2016-4-25	1917886	Ecooq 2025-10-24 14:25
[资料] PrimeTime 时序分析流程和方法	yex 2024-6-20	66144	li8664228 2025-10-24 10:59
[求助] DC后怎么看每个模块的功耗	sunflowerssi 2025-10-23	1266	zsftm 2025-10-24 09:09
[求助] verdi如何批量修改radix	liubei3121 2025-10-21	5386	gyong22 2025-10-23 18:30
[资料] DDR4_JESD79-4 DDR4数据手册中文翻译 ...2	xf2016 2025-3-14	141949	atsky0328 2025-10-23 17:52
[讨论] 大小写切换问个问题啊	scutlee 2025-10-23	0209	scutlee 2025-10-23 17:37
[分享]给大家提供一个技术论坛：中国国防科技论坛	qrrp2000 2005-7-5	97273	随风的叶 2025-10-23 17:20
[求助] 关于microblaze的boot	phyconnie 2015-9-22	42972	LY文文 2025-10-23 15:48
[原创] CMOS Buffer design缓冲器--数字新手第一个设计	皮申吉又 2025-10-23	0297	皮申吉又 2025-10-23 11:50
[求助] T$MC_28_MC2软件安装、使用教程救助 ...2	DuoDuo_L 2025-6-16	111496	xuelei_5151 2025-10-23 09:42
[求助] 电路出现亚稳态，然后稳定下来是一个错误的电平该怎么办？ ...2	hanx 2023-9-21	145255	Min_Johnson 2025-10-22 23:14
[讨论] DDR port arbiter	scutlee 2025-9-29	1350	安丶和桥 2025-10-22 18:07
[讨论] 有没有SD 4.2和 SDIO 4.1的标准协议	scutlee 2025-10-22	0192	scutlee 2025-10-22 17:23
[求助] pr导致多个drc错误	nyy 2025-10-22	2277	cliff123 2025-10-22 15:18
[求助] ip decryptor GUI	xingkong2020 2025-10-17	3589	xingkong2020 2025-10-21 15:41
[求助] Dw_div_pipe DesignWare 时序问题	Cody_666666 2023-10-21	41927	zhaosp 2025-10-21 09:54
[求助] FPGA千兆以太网不打开混杂模式，电脑收不到UDP包	zhanpao 2025-10-17	1287	zhanpao 2025-10-21 09:15
[求助] c家的Cerebrus ...2	kk2009 2021-12-28	178163	nickwang 2025-10-21 06:45
[求助] 关于使用ICG与AND门做时钟门控的时序检查	任大大 2025-9-18	8733	zengjia1106 2025-10-21 01:45
[求助] AHB双总线问题	多多恰饭 2025-8-27	4703	zengjia1106 2025-10-21 01:21
[求助] 经过flash的路径约束	桦桦 2025-9-17	7752	zengjia1106 2025-10-21 01:02
[讨论] 这种写法能综合吗？？	scutlee 2025-9-29	4784	zengjia1106 2025-10-21 00:54
[求助] 求分享一些关于gv的经验或资料 - [悬赏 300 信元资产]	yueluofenghen 2025-10-9	1588	zengjia1106 2025-10-21 00:51
[求助] 关于非科班自学数字ic设计	friendwifi 2025-10-10	2396	zengjia1106 2025-10-21 00:48
[求助] 大位宽信号MUX的面积应该怎么估算	ic菜狗 2025-10-14	1353	zengjia1106 2025-10-21 00:44

1 ... 3 4 5 6 789 10 11 12 ... 895 / 895 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31325|排名: 5

快速发帖

浏览过的版块

站长推荐 /1