数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31230|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 3 4 5 6 789 10 11 12 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 时间数字转换器（TDC）相关资料存储 ...2 3 4 5 6..7	清水潇湘 2016-8-22	6022022	sxg1647606637 2025-9-8 19:29
[求助] 时钟毛刺是否会影响复位同步器的输出 - [悬赏 300 信元资产] ...2	玉林枫 2024-5-29	112726	知止233 2025-9-8 18:30
[求助] 同频相位不确定的信号该如何处理	ilmkduse 2025-9-6	1405	唐三彩骆驼 2025-9-8 17:55
[原创] 高级综合工具autoESL	fuyaolong 2012-1-11	94264	Lixingyou 2025-9-7 15:53
[讨论] 推荐一下夏宇闻老师的设计书《Verilog数字系统设计教程》	卡卡布 2025-9-6	1435	卡卡布 2025-9-6 16:39
[原创] Spyglass CDC检查脚本模板 ...2	ICer_hao 2024-3-6	153254	kai200820 2025-9-6 13:57
[原创] PCIe每日一问 ...2	飞飞学飞 2025-5-12	131893	Fantom_Ya 2025-9-5 15:33
[求助] 请问使用generate复制instance之后如何合并覆盖率的问题	Vincent9794 2023-8-9	21228	pcboy008 2025-9-5 12:15
[讨论] 综合非常大的模块	scutlee 2025-3-6	91570	IC-LOU 2025-9-5 10:44
[求助] cadence conformal eco工具中如何使用get_pins/get_ports这类命令？	gogosquid 2025-3-12	1767	IC-LOU 2025-9-5 10:42
[求助] 求助，求好心人上传一份cJTAG的协议IEEE 1149.7？	飞扬紫百合 2017-10-9	43829	LongLee1214 2025-9-4 19:58
[求助] lib库中的slew_derate_from_library究竟影响了什么？	日晨难再 2024-2-9	11658	六月飞霜 2025-9-4 18:05
[讨论] multi driver怎么办？？	scutlee 2025-4-16	2694	IC-LOU 2025-9-4 18:04
[求助] verilog 实现Round robin 轮询算法 ...2 3	494693243 2019-12-3	2718219	wenzheng1998 2025-9-4 15:49
[原创] spyglass报错W391	ic菜狗 2025-8-28	5545	zero_0 2025-9-4 14:38
[求助] 寻求帮助，用DMA往自己的IP传送数据一直接收不到中断	smfq1992 2025-9-3	2474	smfq1992 2025-9-4 14:14
[其它] QUARTUS STD 23.1 [LINUX] ...2	thieulam 2024-12-27	153477	the5moon 2025-9-4 13:33
[求助] standard cell 的说明怎么找呢？（例如AN2D2BWP） ...2	eebruce 2019-7-16	1910338	_光_ 2025-9-3 15:02
[求助] 急求，Formality吃了svf后的unmatch问题 ...2	zaqi 2020-12-2	139743	lizhzh 2025-9-3 10:21
[求助] 新版本verdi find string框怎么恢复	MirrorL 2024-8-5	31146	zzj0329 2025-9-2 17:48
[求助] 【诚心求助】研一数字新生，开题方向迷茫 ...2	Lizi_ 2025-6-12	101297	200419 2025-9-2 15:08
[原创] 用AI设计芯片到了什么水平？	xiatianla 2025-6-17	31216	200419 2025-9-2 15:04
[求助] DFT 在SOC中应该怎么考虑 ...2	odcstc 2016-7-7	115367	zezeguai 2025-9-2 14:44
[原创] Verilog基本电路设计之三（异步FIFO）精华3 ...2 3 4 5 6..8	杰克淡定 2016-6-18	7755082	zlguo 2025-9-2 14:29
[求助] 寄存器时钟门控相关疑问	ic菜狗 2025-9-1	3531	ilmkduse 2025-9-2 13:26
[讨论] 关于总线低功耗及异常保护	IC.Michael 2020-8-25	43858	y23angchen 2025-9-2 11:07
[求助] 数字电路里面的ROM 怎么实现？ ...2	8i8i9o9o 2023-10-27	183798	sky啊哈 2025-9-1 18:59
[资料] CICC2024下载连接 ...2	mininote2133 2024-5-23	183268	wlwddwlw 2025-8-31 14:39
[求助] 请问TSMC的28nm库中DC使用的库文件在哪里呢？	Airlod 2025-6-20	41043	空吟诗赋 2025-8-31 07:12
关于Modelsim后仿真 ...2 3 4 5 6..15	songchao0621 2008-3-28	14441532	maxascent 2025-8-31 01:05
[求助] 多种工作模式的芯片，如何时序约束与综合？ ...2	13129969857 2019-11-25	125018	EEDong 2025-8-30 16:46
[求助] modelsim仿真与实际功能不符问题？ ...2 3	mysoul 2017-6-7	259370	maxascent 2025-8-30 15:56
[原创] Modelsim安装破解（modelsim10.1c与modelsim10.0） ...2 3	leoleo103 2013-11-1	2720471	maxascent 2025-8-30 15:53
[求助] ASIC设计理论与实践——RTL验证、综合与版图设计 ...2 3 4 5 6..7	ali_sun 2022-9-12	6216057	gaeazzz 2025-8-30 10:11
[求助] dc 报告中的trans问题	yaof12 2018-10-15	22230	Bealan 2025-8-29 16:55

1 ... 3 4 5 6 789 10 11 12 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31230|排名: 11

快速发帖

浏览过的版块

站长推荐 /1