EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31111|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 3 4 5 6 789 10 11 12 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] DC 脚本检查方法 ...2	sukong123 2015-8-18	107297	Challensys 2025-6-14 11:24
[求助] 请问如何保证数模接口时许的正确性 ...2	flyskyseu 2024-12-27	142065	welco 2025-6-13 22:06
[求助] 有人用过Synopsys Embedit Integrator吗？ ...2 3	i_g 2020-7-2	2011059	naninina 2025-6-13 18:50
[求助] dc综合时，怎么设置才能不用synopsys自带的designware库	851018986 2025-6-12	7576	851018986 2025-6-13 17:38
[求助] 帮下载一个candence视频 ...2	cowant 2025-6-11	17680	cowant 2025-6-13 15:11
[资料] DDR 里on the fly的一些解释	xf2016 2025-6-13	2469	xf2016 2025-6-13 14:48
[求助] 帮忙下载几篇IEEE的paper	kk2009 2025-6-12	2376	kk2009 2025-6-12 17:28
[求助] vc formal cc check求助 - [悬赏 100 信元资产]	ypyp 2025-4-8	1575	ypyp 2025-6-12 10:28
[求助] latch borrow time在前端如何设置约束	dafeng5000 2025-6-12	0324	dafeng5000 2025-6-12 10:22
[求助] 模拟公司的数字工程师，你们的职业规划是怎样的 ...2 3	cs1998 2025-6-4	271688	蕾兹曼 2025-6-12 09:37
[求助] 问下关于formality的问题~~关于verify过程 ...2 3	lingqi0077 2010-10-14	2214028	Jason_Odysseus 2025-6-10 19:21
[求助] 深度讨论—tessent工具做ATPG以后进行后仿，定义的时钟始终为Z态，请教各位坛友如何解决	IC菜鸟无敌 2020-8-21	86345	badegg3 2025-6-10 16:33
[求助] 请教S家的D-PHY RX配置，为什么没办法进入STOP状态？	q1074213103 2025-6-10	0337	q1074213103 2025-6-10 11:33
[求助] 请问MIPI D-PHY 什么时候开始串转并，才能准确确认SOT所在的byte，再进行ERR判断？	q1074213103 2025-6-9	4493	q1074213103 2025-6-10 10:54
[求助] GF22FDX和GF12LPP前端面积折算	skysand 2025-6-10	0299	skysand 2025-6-10 10:17
[求助] 亚稳态探讨 ...2	纸鸢Ame 2025-2-14	131508	zmyking 2025-6-9 19:13
[资料] 关于跨时钟域的问题CDC ...2	羽无芯 2021-1-23	178502	houkeke 2025-6-9 18:02
[求助] 新人求助，最近使用vivado的过程中遇到无法绑定引脚的问题 ...2	ziven 2018-8-23	1112060	sscott 2025-6-9 17:58
[资料] DDR5 specification 中文翻译 ...2	xf2016 2025-3-14	131965	jw216 2025-6-9 12:46
[求助] 哪位大佬哥分享一下，我们一般做MCU芯片里面的Flash 模块/IP的资料	BRN 2024-4-22	51011	我没有零钱 2025-6-9 10:17
[求助] OTP margin read mode	weijujan 2020-7-22	67620	share-win 2025-6-9 10:01
[原创] AD9361使用概述！ ...2	yt920419 2016-7-11	1317508	JCWANGZI 2025-6-9 08:19
[资料] 为ZC706开发板（AD9361）制作SD卡Linux镜像的流程说明 ...2 3 4 5	zhangtaozt 2015-4-2	4126928	JCWANGZI 2025-6-9 08:17
[资料] Verilog基础与可综合编码技术、前端设计知识	牧安 2016-9-28	63863	zixin1hao 2025-6-7 17:34
[求助] displayPort 读取205h sink_status状态是否必须 - [悬赏 500 信元资产]	rong00i8 2025-6-6	2359	rong00i8 2025-6-7 17:23
[求助] 请问Synopsys Timing Constraints Manager (TCM)工具有哪些License Feature？	pspfans 2025-3-28	3596	pspfans 2025-6-6 19:28
[求助] 请问有没有fpga上用的dptx的ipcore	JiangJian2022 2025-6-6	0302	JiangJian2022 2025-6-6 14:46
[求助] about DFT	zjiankui 2025-6-6	0364	zjiankui 2025-6-6 14:18
[原创] specify block的总结 ...2 3 4 5 6	jun_dahai 2012-1-13	5937069	carl_andrew 2025-6-6 13:52
[原创] RDMA简介5之RoCE V2队列	xidianuser 2025-6-6	2536	andersondon 2025-6-6 13:08
[求助] spi client端，读取sclk信号时，为什么都没有考虑过亚稳态问题啊	erwang 2025-5-27	6727	EEDong 2025-6-6 11:06
[原创] SMIC TMSC UMC 晶合流片代工全线MPW服务 13506686675	晶圆搬运队 2025-3-11	41151	晶圆搬运队 2025-6-6 09:08
[求助] 求助，求好心人上传一份cJTAG的协议IEEE 1149.7？	飞扬紫百合 2017-10-9	33406	bt_zhao 2025-6-5 16:15
[原创] RDMA简介4之RoCE V2初析	xidianuser 2025-6-5	0359	xidianuser 2025-6-5 15:32
[求助] verilog的$deposit问题 - [悬赏 10 信元资产]	kangliyu 2021-11-4	64614	adonics1975 2025-6-5 14:24

1 ... 3 4 5 6 789 10 11 12 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31111|排名: 12

快速发帖

浏览过的版块

站长推荐 /1