数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 2 3 4 567 8 9 10 ... 894 / 894 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] T$MC_28_MC2软件安装、使用教程救助 ...2	DuoDuo_L 2025-6-16	111394	xuelei_5151 2025-10-23 09:42
[求助] 电路出现亚稳态，然后稳定下来是一个错误的电平该怎么办？ ...2	hanx 2023-9-21	145161	Min_Johnson 2025-10-22 23:14
[讨论] DDR port arbiter	scutlee 2025-9-29	1323	安丶和桥 2025-10-22 18:07
[讨论] 有没有SD 4.2和 SDIO 4.1的标准协议	scutlee 2025-10-22	0174	scutlee 2025-10-22 17:23
[求助] pr导致多个drc错误	nyy 2025-10-22	2260	cliff123 2025-10-22 15:18
[求助] ip decryptor GUI	xingkong2020 2025-10-17	3551	xingkong2020 2025-10-21 15:41
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	10059083	zhifengxun 2025-10-21 14:25
[求助] Dw_div_pipe DesignWare 时序问题	Cody_666666 2023-10-21	41891	zhaosp 2025-10-21 09:54
[求助] FPGA千兆以太网不打开混杂模式，电脑收不到UDP包	zhanpao 2025-10-17	1257	zhanpao 2025-10-21 09:15
[求助] c家的Cerebrus ...2	kk2009 2021-12-28	178078	nickwang 2025-10-21 06:45
[求助] 关于使用ICG与AND门做时钟门控的时序检查	任大大 2025-9-18	8691	zengjia1106 2025-10-21 01:45
[求助] AHB双总线问题	多多恰饭 2025-8-27	4671	zengjia1106 2025-10-21 01:21
[求助] 经过flash的路径约束	桦桦 2025-9-17	7705	zengjia1106 2025-10-21 01:02
[讨论] 这种写法能综合吗？？	scutlee 2025-9-29	4731	zengjia1106 2025-10-21 00:54
[求助] 求分享一些关于gv的经验或资料 - [悬赏 300 信元资产]	yueluofenghen 2025-10-9	1555	zengjia1106 2025-10-21 00:51
[求助] 关于非科班自学数字ic设计	friendwifi 2025-10-10	2355	zengjia1106 2025-10-21 00:48
[求助] 大位宽信号MUX的面积应该怎么估算	ic菜狗 2025-10-14	1329	zengjia1106 2025-10-21 00:44
[求助] DFT综合加了OCC电路，会用到ATE时钟，如果ATE时钟和SCAN时钟不是同一个时钟，这两个时钟会互相捕获对方时钟域下的寄存器吗	2441697316 2025-10-17	1308	zengjia1106 2025-10-21 00:41
[求助] 数电问题--二极管的应用	Darnew 2025-10-20	3340	zengjia1106 2025-10-21 00:32
[资料] c家数字DDI22.12 ...2 3 4 5	kk2009 2023-5-26	4111105	touch_blue 2025-10-20 22:57
[求助] 本公司有采购压缩/解压缩IP的需求，欢迎联系	张江IC侠 2025-10-20	0279	张江IC侠 2025-10-20 18:13
[求助] 复位同步器下游的与门有什么作用 ...2	snq31418 2025-10-14	10603	chengee 2025-10-20 16:26
[求助] 请教大神，如图中的时钟结构，DC综合时应当如何约束？	lile026 2025-10-19	3346	zero_0 2025-10-20 14:07
[讨论] USB/PCIe/SerDes/MIPI/DDR/HBM交流~	桃灰灰 2024-3-8	82102	mrmangal2 2025-10-20 02:44
[原创] 数字IC设计(IC前端\|FPGA\|ASIC)方向可以发sci论文吗？	albe2t 2024-6-6	95417	ICERS兼职 2025-10-19 22:05
[求助] 求助，IC617安装SMIC的PDK时virtuoso不能被唤起	FYLee 2024-6-9	51517	dghlzf 2025-10-18 19:30
[资料] 分享分享赛灵思官方axi手册	卡卡布 2025-10-18	1301	im.leo 2025-10-18 16:18
[原创] Vivado 2024.2与VCS 2023.12-SP1联合仿真	GeneralZhou 2025-1-2	83941	snq31418 2025-10-17 13:58
[求助] 成都芯原GPU设计岗 VS 深圳汇顶数字验证岗 ...2 3	红枫 2016-10-11	2924078	IcerVictor 2025-10-17 00:20
[资料] tanner集成电路与设计教程（第二册） ...2	lideli5 2012-7-23	188164	893038219 2025-10-16 22:02
[招聘] 深圳汇顶VS上海澜起	红枫 2016-10-14	47683	夏尔 2025-10-16 18:22
[讨论] 寄存器的ralf语法讨论	xiaohaipeng 2025-10-16	2243	xiaohaipeng 2025-10-16 14:59
[求助] cadence 跑 verilog simulation	ybhand0703 2017-10-27	36749	baifu 2025-10-16 12:18
[讨论] 芯片boot的流程，先从rom，再到flash ...2	scutlee 2024-7-22	152822	scutlee 2025-10-16 10:42
[原创] 一站式芯片设计服务及主流晶圆厂流片代理服务+13862124271 ...2	plaza007 2024-4-19	131511	plaza007 2025-10-16 07:14

1 2 3 4 567 8 9 10 ... 894 / 894 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

快速发帖

站长推荐 /2