在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] spyglass报的error:clock_info05应该怎么解决 新人帖 attachment  ...2 2441697316 2023-11-1 155494 2441697316 2025-5-22 11:27
[求助] 后仿真验证SDF是否需要derate值 LCS527 2025-5-22 1261 Lover_Momo 2025-5-22 10:23
[求助] MemoryCompiler Lincese识别不到, 输出错误 attach_img mmo 2024-1-24 92270 52eetob 2025-5-22 10:21
[讨论] PLL的AFC CODE scutlee 2025-2-11 2520 lockheed123 2025-5-22 09:35
[求助] CXL 用于socket to socket连接问题 fzm2152 2025-5-21 0275 fzm2152 2025-5-21 19:21
[求助] 求助:谁有Atmel串行I2C EEPROM的AT24C系列Verilog 模型啊?或者下载地址 attachment 丰满的芒果 2014-11-18 23196 赖镇龙 2025-5-21 16:47
[求助] VERDI 波形怎么显示字母.问题. attach_img  ...2 wdm518 2012-1-12 1817914 774110102 2025-5-21 16:23
[原创] 明德扬FPGA资料免费下载 及 学习经验分享 attachment  ...23456..7 明德扬科教 2015-6-3 6126528 明德扬科教 2025-5-21 13:18
悬赏 [求助] 求Design compiler 2018安装软件 - [悬赏 30 信元资产]  ...2 dqwuf2008 2021-3-31 114650 arnold1019 2025-5-21 10:12
[求助] SMIC12nm 的memory compiler 如何使用 attach_img  ...234 yue6688 2021-2-18 3214659 yue6688 2025-5-20 19:59
[原创] ESPI BUS spec attachment  ...2 745579593 2017-5-10 104216 zkkxsg 2025-5-20 10:58
悬赏 [求助] 关于XILINX的BITSLICE原语 - [已解决] QYiran 2025-5-19 3378 laojun001 2025-5-20 10:25
[原创] NVMe协议分析之数据寻址 xianuser 2025-5-15 1301 zhb9103 2025-5-20 06:54
[讨论] 生成半个时钟周期的脉冲的几种方法 Patrick0809 2025-5-19 4373 蕾兹曼 2025-5-19 17:16
[求助] systemverilog动态数组参数传递 anpingbo 2017-9-6 55659 qwe2508 2025-5-19 15:14
[求助] verdi的使用问题 ningyuan198 2023-9-8 52783 ygssion 2025-5-19 11:19
[求助] 镁光eflash模型 attachment  ...2 erli 2020-7-23 146151 igolaps 2025-5-18 17:49
[讨论] spyglass这么卡住了 scutlee 2024-8-6 2705 stonechao 2025-5-18 17:13
[求助] 求一个eflash的仿真模型 icxinren 2021-9-29 73012 madcodebird 2025-5-18 16:37
[求助] 各位大神小弟破解VCS后,执行dve依然报license的错。望各位大神帮忙分析下 attach_img Ramsey 2019-5-15 54139 swxu 2025-5-18 13:43
[原创] nvme 开发基础PCIe下 attach_img xianuser 2025-5-18 0415 xianuser 2025-5-18 11:51
[原创] NVMe协议之AXI总线 attach_img xianuser 2025-5-17 1363 xianuser 2025-5-17 15:00
[原创] nvme 开发基础PCIe上 attach_img xianuser 2025-5-17 1341 xianuser 2025-5-17 14:59
[求助] PrimePower中运行read_verilog命令时,报错Command ' read_verilog' is disabled 新人帖 attach_img rain3 2024-6-7 4938 tracy6969 2025-5-17 12:22
[求助] 什么是温度计码【已解决】  ...2 wlyj000 2012-3-17 1223926 penghe666 2025-5-17 10:05
[资料] Verilog代码,包含IIC,VGA,sram,smi接口等 attachment  ...23456..24 qjx10999 2016-8-25 23565928 ELDO 2025-5-17 09:47
[求助] Formality 验证 standcell 电源地出现undriven 教父 2017-5-24 44728 九九一十八 2025-5-16 18:36
[讨论] 三态门可以这么写吗 scutlee 2025-4-15 2403 Patrick0809 2025-5-16 13:57
[原创] NVMe协议分析之指令提交与完成机制 xianuser 2025-5-15 0255 xianuser 2025-5-15 23:52
[资料] AMBA总线协议汇总 新人帖 attachment fengzhiyong123 2021-9-15 22397 ic886 2025-5-15 18:35
投票 [讨论] 对于1bit信号,例如复位信号取反,使用 ~ 还是 !  ...23456 PayPal 2022-7-22 5525231 gjgtaylor 2025-5-15 16:43
最近小作:Verilog版的dpll attachment  ...23456..7 guanfree 2003-9-1 6733030 yjfzzz 2025-5-15 14:59
[资料] 【2016-Apr/May】Military Embedded systems attach_img  ...2 子幽墨雨 2016-6-20 167245 keenboyee 2025-5-15 11:54
[原创] Verilog基本电路设计之一(单bit跨时钟域同步) attach_img digest  ...23456..14 杰克淡定 2016-6-15 131103801 Ali0617 2025-5-15 11:05
投票 [求助] 成都芯原GPU设计岗 VS 深圳汇顶数字验证岗  ...23 红枫 2016-10-11 2922186 IcerVictor 2025-5-15 10:51
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-26 18:57 , Processed in 0.025303 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块