数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31331|排名: 17

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

123 4 5 6 7 8 9 10 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] PowerArtist支持modport或者interface吗 New	jerry0824 6 天前	064	jerry0824 6 天前
[求助] eco 问题求助 New	哇啦哇啦 7 天前	2139	jinfeier 6 天前
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..19	komatsu001 2016-10-27	182130590	zengjia1106 7 天前
[原创] vivado/tcl ...2	tianhan123 2024-8-10	192719	StrayCat 7 天前
[讨论] apb5的wakeup信号可以接psel吗？？	scutlee 2025-11-27	3182	lolina 7 天前
[讨论] vim的操作	scutlee 2025-12-9	7235	acrofoxAgain 7 天前
[求助] fsdb波形对比数据，能不能脚本实现自动对比 - [悬赏 100 信元资产] ...2	hylrbfs 2021-9-9	126435	LuckyEDAZ 7 天前
[原创] FPGA图像处理的一些基础知识，FPGA是如何实现最高实时性的？相比于GPU的优势在哪？	ccpp123 2022-2-15	23592	霍格沃兹 7 天前
[原创] 手写Verilog用FPGA实现实时图像卷积，用Block Ram缓存图像 ...2	ccpp123 2022-3-15	116182	霍格沃兹 7 天前
[解决] 解决启动dc时报错"Fatal: Design Compiler is not enabled. (DCSH-1)" New	行道迟载渴饥 7 天前	054	行道迟载渴饥 7 天前
[资料] cortex-m0/m3/m33f/m4f 资料分享 ...2	shiinakaze 2025-11-30	11385	mitiger 7 天前
[转贴] FPGA中的上拉下拉电阻以及开漏推挽输出电路	zhongyan 2020-2-16	510046	Yuk1pedia 7 天前
[求助] 新思DDR3PHY延迟线IP的SDF反标后功能仿真不对 New	咸蛋熊 7 天前	097	咸蛋熊 7 天前
[求助] coreTools 使用请教	ypyp 2025-12-9	1134	ypyp 7 天前
[求助] 请问Synopsys Timing Constraints Manager (TCM)工具有哪些License Feature？	pspfans 2025-3-28	71414	cm18888888888 7 天前
[求助] AMS仿真在将verilog保存后出现问题	Culoser 2025-12-9	1105	ICdesign101 2025-12-9 12:06
[资料] Cadence数字仿真工具Xcelium（xrun） ...2 3 4	诸葛小天 2020-12-3	3112341	ericokkyy 2025-12-9 11:17
[求助] innovus导入virtuoso后的netlist与layout的问题	Culoser 2025-12-3	6212	Culoser 2025-12-9 10:46
[讨论] gvim插件推荐	cihchenlin 2025-12-8	1252	scutlee 2025-12-9 10:18
[讨论] 在PT中如何得到单元的lib_name？	songhao 2012-6-27	12456	WNOPQ 2025-12-8 19:09
[原创] 提供芯片架构规划、模拟IP定制、前端设计、DFT测试、验证、物理设计、版图、流片、封装和测试服务+13862124271	plaza007 2025-12-8	096	plaza007 2025-12-8 08:28
[原创] delta-sigma verilog程序 ...2	tyler861021 2018-5-21	176754	js666 2025-12-6 16:24
[资料] i2c verilog 非常详细的i2c学习心得 ...2 3	tuchengli 2021-5-17	208899	sparcman18 2025-12-6 10:15
[资料] Verilog学习资料	芯路 2025-11-21	3305	sparcman18 2025-12-6 10:13
[资料] PCIE资料	ICer_hao 2024-6-5	41434	chinest2010 2025-12-6 10:05
[资料] 锁相环学习非常经典的两本书《锁相环（PLL）电路设计与应用》《锁相环设计、仿... ...2 3 4 5 6..8	艾艾小阳 2021-5-12	7319683	chinest2010 2025-12-6 10:02
[资料] 时间数字转换器（TDC）相关资料存储 ...2 3 4 5 6..7	清水潇湘 2016-8-22	6322816	chinest2010 2025-12-6 09:59
[资料] MIPI CSI-2 specification v3-0.pdf 2019最新版 ...2 3 4	Hermin 2022-3-9	3010231	張境 2025-12-6 08:58
[求助] starrc或者qrc抽取后仿网表时，想要在instance环境下单独抽linstance的leafcell的rc	zeddchu 2025-12-2	2130	zeddchu 2025-12-6 08:48
[求助] formality报too complex怎么解决	orlye 2014-7-2	44528	lolina 2025-12-5 15:34
[求助] DC综合求助	jinfeier 2025-11-27	3199	jinfeier 2025-12-5 13:42
[求助] DC综合时时序约束 get_pins data_reg/D找不到，但是在compile_ultra之后可以找到，请大神指点这.... ...2	yuming_ziyi 2022-12-16	166640	lolina 2025-12-5 10:55
[讨论] IO PAD有几种类型？？	scutlee 2025-11-6	6385	yexingren21 2025-12-5 08:58
[求助] ICC route之后verify_lvs报错floatng及短路问题	liuqlh 2024-2-29	31529	everhappy 2025-12-4 18:42
[求助] 关于时序约束求教	li8664228 2025-12-4	0138	li8664228 2025-12-4 17:02

123 4 5 6 7 8 9 10 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31331|排名: 17

快速发帖

浏览过的版块

站长推荐 /1