数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30736|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 6 7 8 9 10 ... 879 / 879 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 除了mcdf，还有什么项目适合入门uvm验证	tenandseven 2023-3-20	31669	jiangnaner 5 天前
[转贴] 定点数与截位 New	gmei1981 6 天前	2204	gmei1981 5 天前
[求助] 综合的log里面显示时序违例优化到0了，但是report_timing还会报出-2ns的违例路径 New	2441697316 5 天前	0130	2441697316 5 天前
[资料] HBM2 High Bandwidth Memory JESD235C ...2 3	bt6767ak 2024-5-3	211578	rockyyinfaji 5 天前
[求助] tetramax出patten之压缩逻辑 ...2 3	jinfeier 2024-12-17	25370	2596784844 5 天前
[其它] 南京芯博瑞电子科技有限公司，有所有进口的全品牌与全系列，价格合适，欢迎咨询	芯博瑞小管 2024-12-16	4218	芯博瑞小管 5 天前
[资料] vhdl verilog学习资料	feixuemeng 2024-11-26	6283	JCWANGZI 5 天前
[求助] DC逻辑综合时候怎么保留hierarchy，不让工具给flatten了 ...2	east1203 2019-5-6	117922	SYSCLK_ERIC 6 天前
[转贴] New MentorKG EFA 13.6.15 - 2019, 2012, 2010, 2009, 2008 - Install all the Mentor products you need ...2 3 4 5 6..7	ricvadim 2020-3-8	6218095	omnik 6 天前
[求助] vcs DVE中如何显示fsm的状态值	yinsongzhu 2011-3-16	54021	renlai疯 6 天前
[求助] 请教verdi行间距	bujue 2022-9-5	62247	ty_xiumud 6 天前
[求助] serdes发射机并串转换时钟架构全速和半速的区别，高速DFF，MUX顺序	模拟ic设计小白 2024-12-12	6469	memcad 7 天前
[讨论] 目标是芯片架构工程师应该怎么努力	Yuki_IC 2024-12-17	3358	memcad 7 天前
[求助] 能否通过virtuoso的.tf得到用于icc的.tf New	ChangJingLu 7 天前	2189	lurenjie123 7 天前
[原创] low power RTL 设计优化 ...2 3 4 5 6..32	yaya126 2017-9-9	319136114	nomercy 7 天前
[求助] 关于create_generated_clock中get_pins的疑问 ...2 3	leijing 2018-9-6	2711034	chenniao 7 天前
[求助] HLS综合错误 New	sins17 7 天前	0110	sins17 7 天前
[求助] FPGA & RS232串口管脚分配疑问 New	时间在走人在变 7 天前	0155	时间在走人在变 7 天前
[求助] PDK的器件输出负载电容为0，dc max_capacitance违例	chenyipangyou 2024-4-2	2586	没事早点睡 7 天前
[讨论] pmic中数字遇到告警时，该如何反应？ New	nomercy 7 天前	0126	nomercy 7 天前
[资料] Static Timing Analysis for Nanometer Designs ...2 3 4 5	lgp510775906 2020-3-30	4512744	zzhito 7 天前
[讨论] 异步fifo设计中使用格雷码方案时时序约束问题 ...2	zhanghi 2010-11-15	1210785	统计局呵呵 7 天前
[求助] 综合怎么设置不进行时序优化，只做面积优化？	2441697316 2024-12-17	3212	harry_hust 7 天前
[资料] axi4_stream协议（附中文spec） ...2 3	yaoys0818 2021-6-28	289121	IC_alexD 7 天前
[求助] 求 smic 40 HV 的memory compiler New	atlandis 7 天前	0149	atlandis 7 天前
[资料] 数字滤波器设计资料 ...2	wufeng233 2021-5-12	133331	ztchan 7 天前
[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 ...2 3 4 5 6..9	jlf521 2018-8-30	8429982	ztchan 7 天前
[原创] 三个月开发NVMe IP不是梦	xidianuser 2024-12-6	3397	xianuser 2024-12-17 23:29
[求助] ubuntu20.04中的verdi的vdCov无法正常使用 ...2	mrpp 2023-11-24	192909	mi_smart 2024-12-17 20:34
[原创] ip交流 ...2 3 4 5 6..27	Beninggg 2023-8-7	26712319	Beninggg 2024-12-17 19:50
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..26	albe2t 2011-11-22	258137934	download_n 2024-12-17 17:47
[求助] Verilog 打拍对齐	icecola 2024-12-10	5513	夏尔 2024-12-17 16:29
[求助] verilog中task的格式问题	Arthurjlin 2021-2-20	95391	love_ee 2024-12-17 15:26
[求助] NIC400 remap配置方法	Liang_Xiaoqian 2024-11-29	5301	时常在坑爹 2024-12-17 09:40
[求助] spyglass stopfile 和 ignorefile, stop和ignoredu什么区别	sducut 2023-11-17	41456	sducut 2024-12-17 09:32

123 4 5 6 7 8 9 10 ... 879 / 879 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30736|排名: 10

快速发帖

站长推荐 /2