设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (166) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31046|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
投票 [求助] 职业规划建议【5G基站 or Modem/ISP】 yooooPai 2025-5-29 2707 Carmelo 4 天前
[资料] 分享Cadence XCELIUMMAIN_18.03.001  ...23456..12 504472832 2018-4-16 11554724 winebibber 4 天前
[原创] 一站式芯片设计服务及主流晶圆厂流片代理服务+13862124271 attach_img  ...2 plaza007 2024-4-19 10899 plaza007 4 天前
[求助] 运行DC 2012lab1时，报set_tlu_plus_files error,请教各位这个怎么解决？ attach_img mar 2020-12-18 32786 zhoutt 4 天前
悬赏 [求助] Verdi中波形trace变化情况 新人帖 - [悬赏 300 信元资产] 786797740 2025-6-16 3383 xiatianla 6 天前
投票 [讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？  ...23 Mr.F_zyd 2023-10-18 2314637 184255 6 天前
[求助] ncprotect portview 加密后无端口 yanrenyi 2014-11-19 86596 wojffvgkb 6 天前
[资料] 《Vivado从此开始》电子书 attach_img  ...23456..10 shejidedao 2020-10-27 9427444 smalllf 6 天前
[资料] DDR一些名词解释及模式操作 attachment xf2016 7 天前 3386 xf2016 6 天前
[求助] Vivado里面DDS ip核仿真相关问题 George_01 7 天前 1240 George_01 7 天前
[原创] 使用最少fpga资源实现JPEGXS编解码 新人帖 guanzhzh 7 天前 0251 guanzhzh 7 天前
[资料] 网络是怎么连接的［书籍］ attachment 撒野 2024-12-9 7974 linggan2005 7 天前
[资料] vhdl verilog学习资料 attachment feixuemeng 2024-11-26 81237 linggan2005 7 天前
[资料] PrimeTime 时序分析流程和方法 yex 2024-6-20 54239 ZhengQC 7 天前
[资料] 数字ic面试题目 新人帖 attachment  ...23 jx2024upup 2023-2-9 225579 linggan2005 7 天前
[转贴] I2C设计 attachment  ...2 gmei1981 2024-11-28 101633 linggan2005 7 天前
[原创] delta-sigma verilog程序 attach_img tyler861021 2018-5-21 94715 yuxue_zheng 7 天前
[求助] dc综合使用dc_shell生成的网表有dw模块，使用dc_shell -topo生成的网表没有是为啥 851018986 2025-6-17 6375 日晨难再 7 天前
[资料] AXI3 AXI4 protocol巨详细分析，有助于准确理解协议 attachment  ...23456..28 masaka_xlw 2016-9-14 27575177 linggan2005 7 天前
[原创] vcs仿真遇到的问题 atlandis 2015-12-4 43669 进击的阿姆 7 天前
[求助] DVE打不开 nullptr 2023-6-15 52355 jokeshe 7 天前
[原创] 《IEEE 1588v2.1-2019》 attachment  ...2 艾艾小阳 2021-9-28 114948 clslhy 2025-6-18 16:59
[原创] 用AI设计芯片到了什么水平？ 新人帖 xiatianla 2025-6-17 2566 鱼虾一整碗 2025-6-18 12:23
[原创] RDMA简介6之RoCE V2 连接管理 attach_img xidianuser 2025-6-13 1258 xidianuser 2025-6-18 11:45
[原创] sdfAnnotateInfo反标报告INTERCONNECT无法统计 新人帖 dingdang0101 2025-6-16 1251 dingdang0101 2025-6-18 11:27
[资料] 求TSMC E-N7/N5/N3 design rule 新人帖 不学习浑身难受 2025-6-17 2312 蒋赵威 2025-6-18 11:09
[求助] spyglass读取RTL代码时，对于设计中designware加密的iip如何处理？  ...2 CunjieSong 2020-10-27 1610309 shingang2001 2025-6-18 09:37
[求助] spyglass lint检查报错：关于三态门使能信号控制 新人帖  ...2 Patrick0809 2024-9-24 193795 shingang2001 2025-6-18 09:33
[其它] chisel的一些资料 attachment  ...23 quanqiutong 2020-1-4 2612890 ldd-1987 2025-6-18 09:21
[求助] tsmc N65库里面的crtmom的license key怎么查看？ 新人帖 调皮捣蛋 2023-2-25 82956 shuangwen 2025-6-17 22:35
[资料] Synplify Pro User Guide 用户手册 2019.03 attachment  ...23456..29 尐翟 2020-9-8 28554514 hjk1393360775 2025-6-17 16:39
[求助] .cshrc文件是干嘛的？  ...23 朱鹮2011 2015-8-3 2427985 naninina 2025-6-17 16:34
[求助] dc使用求助  ...2 shiluo9 2025-6-6 12673 shiluo9 2025-6-17 16:00
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 180124048 tangryshe 2025-6-17 13:18
[求助] XA+VCS addr4仿真 出现“Module or design unit `addr4' specified in ..."ERROR attach_img zh17863817115 2024-7-2 2864 wx1999622 2025-6-17 11:18
下一页 »
12345678910... 888下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-26 22:42 , Processed in 0.025557 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块