数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30797|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 6 7 8 9 10 ... 880 / 880 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	9850521	Lotusy 4 天前
[资料] vim各种版本中文参考手册 New	撒野 6 天前	6462	jinlove102 4 天前
[转贴] 跨时钟域处理--最终详尽版【转载加收藏】 ...2 3 4 5	王钰 2020-12-18	4818691	wangjunzl 4 天前
[原创] vc spyglass	lyoovue 2023-3-8	52077	idsandx 4 天前
[求助] 如何检查工程中的时序逻辑有没有同步复位 New	陆宝毅 4 天前	2156	daodaier 4 天前
[求助] 求一个vivado的IEEE1735 v2 encryption license ...2 3	yangyuf 2017-10-14	2411727	zousi2008 4 天前
[原创] 求购数字IP-智能网卡相关RSS IP New	supermanqc 5 天前	0172	supermanqc 5 天前
[讨论] 这样写代码是不是应该叉出去！	yangqi666 2024-10-6	93487	ilmkduse 5 天前
[求助] 成都芯原GPU设计岗 VS 深圳汇顶数字验证岗 ...2 3	红枫 2016-10-11	2920605	IcerVictor 5 天前
[讨论] ZYNQ仿真-PS+PL侧全仿如何开展？ ...2	hansmmm 2017-11-28	108915	murphy522 5 天前
[资料] 锁相环学习非常经典的两本书《锁相环（PLL）电路设计与应用》《锁相环设计、仿... ...2 3 4 5 6..7	艾艾小阳 2021-5-12	6413227	wanlight 5 天前
[求助] 这里有承接数字IC verilog设计的嘛？	orientview 7 天前	2341	Patrick0809 6 天前
[求助] spygalss和dc对三态门使能的warning	Patrick0809 2025-1-16	2202	Patrick0809 6 天前
[求助] 22nm工艺下，可以做一个4GHz的分频器吗？	orientview 2025-1-12	2322	gmei1981 6 天前
[求助] 有没有人知道怎么从Verdi中导出工程的Filelist？	shiluo9 2024-8-27	5744	gmei1981 6 天前
[求助] 扫描使能信号(scan_enable)是异步信号还是同步信号？为什么它对时钟偏差不敏感？	日晨难再 2024-12-27	4242	gmei1981 6 天前
coding style资料下载,免费！ ...2 3 4 5	coland 2008-5-17	4612938	elantec 7 天前
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..18	komatsu001 2016-10-27	177118010	night_breez 7 天前
[求助] VCS独立仿真vivado的HBM IP的方法(有偿) - [悬赏 1 信元资产]	HardLife 2025-1-13	4207	diyangguang 2025-1-18 20:50
[资料] Synplify Pro User Guide 用户手册 2019.03 ...2 3 4 5 6..28	尐翟 2020-9-8	27947777	suren 2025-1-18 12:35
[求助] 求DWBB ip	tangsqai 2025-1-18	0226	tangsqai 2025-1-18 11:41
[求助] 美光 SPI FLASH仿真模型 ...2 3	sss08_leon 2014-7-9	2616194	bennychuang 2025-1-17 18:53
[讨论] 一个sv assertion的写法	zzczx 2016-9-20	93259	AnswerLJ 2025-1-17 18:03
[求助] sdf+netlist 后仿真 IOPATH的反标率低	Roy97 2024-9-7	2846	Roy97 2025-1-17 16:55
[求助] sdc的这三行，是什么意思啊？	orientview 2025-1-6	9605	nqq03 2025-1-17 15:42
[求助] 数模混合芯片IO连接的工具	xbuilder 2025-1-7	3291	nqq03 2025-1-17 15:39
[招聘] 服务器芯片架构，实现，验证工程师急招	alex_fang2010 2025-1-17	0240	alex_fang2010 2025-1-17 11:17
[求助] verilog里面的逻辑非运算符！在电路里面会综合成一个反相器吗？	orientview 2025-1-12	2203	Holtek12 2025-1-16 23:41
[解决] 关于Design Compiler 输出指定版本sdf文件	shawnmicheals 2022-8-1	42157	shawnmicheals 2025-1-16 21:53
[求助] negedge是从高电平到低电平 ...2	orientview 2025-1-15	10426	zhanweisu33 2025-1-16 19:38
[求助] 请问AMD招聘应届是在什么时间段呀？	Darnew 2025-1-16	0232	Darnew 2025-1-16 18:41
[原创] 为Java在SystemVerilog中的原配地位正身 ...2	chlalex 2013-4-5	177999	jiaofufu 2025-1-16 15:48
[求助] 求tmsc5和tmsc7的全套工艺库	lxtx603 2025-1-16	0269	lxtx603 2025-1-16 14:19
[原创] 逻辑综合重点解析（Design Compiler篇） ...2 3 4	iNostory 2019-2-2	3829376	darknight_11 2025-1-16 14:10
[转贴] 芯片tapeout之前都需要检查什么	gmei1981 2025-1-10	1197	rvisk 2025-1-16 13:43

123 4 5 6 7 8 9 10 ... 880 / 880 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30797|排名: 9

快速发帖

站长推荐 /1