在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: yuming_ziyi

[求助] DC综合时时序约束 get_pins data_reg/D找不到,但是在compile_ultra之后可以找到,请大神指点这....

[复制链接]
发表于 2022-12-21 15:16:14 | 显示全部楼层
compile之前,SDC直接写:-from   [get_cell  data_reg],能被识别。
compile之后,不行,需要get_pins
发表于 2022-12-23 16:37:56 | 显示全部楼层
用set_pin_name_synonym 将gtech中相应的pin name都改为同工艺中一样的形式,也方便get,
如set_pin_name_synonym D  next_state
发表于 2023-4-14 17:17:07 | 显示全部楼层


RayCing 发表于 2022-12-23 16:37
用set_pin_name_synonym 将gtech中相应的pin name都改为同工艺中一样的形式,也方便get,
如set_pin_name_s ...


学到了,那这个D和next_state在逻辑上是等价的吗?
发表于 2023-4-17 09:41:38 | 显示全部楼层


zsj230713 发表于 2023-4-14 17:17
学到了,那这个D和next_state在逻辑上是等价的吗?


是的
发表于 2024-4-8 17:21:41 | 显示全部楼层
你好,这个问题你是怎么解决的?我也在做多周期综合,也是这个问题。谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 02:06 , Processed in 0.017423 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表