在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] OCC相关的时钟架构问题 Jasonszm 2024-7-18 21166 YYDerrick 2025-9-12 13:21
[求助] pde源区和漏区不应该都是p型掺杂吗 mimmimhu 2025-9-11 2241 mimmimhu 2025-9-12 09:31
[原创] CXL 2.0协议  ...23456..11 麦林炮娘 2020-11-22 10527829 im.leo 2025-9-11 17:02
[求助] 如何在我的RTL代码中调用Designware中的ip库?  ...23 clp510 2012-9-27 2225526 doing5552 2025-9-11 16:29
[资料] VC Spyglass全套资料,包括vc_static平台  ...234 ICer_hao 2024-6-5 377206 羽墨云烟 2025-9-11 16:02
[统计] 大家用哪家FPGA公司的产品  ...23456..18 thomas66 2012-4-6 17691667 871370416 2025-9-11 15:10
[资料] Altera-FPGA烧写步骤及注意事项 新人帖 dabing3456 2019-6-16 62834 jack_20150410 2025-9-11 11:11
[资料] Altium Designer(Altera FPGA原理图库与封装库)很全  ...23456..13 平凡的足迹 2014-8-22 12450195 jack_20150410 2025-9-11 09:42
[求助] PT功耗仿真问题,求大佬 新人帖 - [悬赏 100 信元资产] CHN_LJF 2025-9-10 2352 芯电图 2025-9-10 15:50
[求助] 数字调制器的位宽问题 啥都会 2023-7-24 71850 nanke 2025-9-10 15:41
[求助] tessent mbist算法中的SMarchCHKBvcd算法具体的步骤是什么 zhaoqingyi13 2023-9-19 22412 Gabriel_rose 2025-9-9 20:29
[求助] 职业规划建议【5G基站 or Modem/ISP】 yooooPai 2025-5-29 31322 ICERS兼职 2025-9-9 18:21
[原创] DRAM里面的refresh/tRFC/tREFI的理解 zxqwolf 2025-3-16 02647 zxqwolf 2025-9-9 18:02
[求助] SRAM的设计 Winter_H 2022-4-24 63133 ckk_kkkk 2025-9-9 15:49
[求助] 应届生offer求助-芯耀辉值不值得去? 新人帖 - [已解决] feixiong_bao 2021-10-21 94636 贾郑和 2025-9-9 14:05
[求助] GENUS如何查看lvt比例及限制使用比例 lolina 2025-9-9 0254 lolina 2025-9-9 11:52
[求助] 请问Synopsys Timing Constraints Manager (TCM)工具有哪些License Feature? pspfans 2025-3-28 4840 adonics1975 2025-9-9 11:43
[讨论] 芯片中端工程师需要做的工作到底是啥  ...2 时间在走人在变 2025-9-4 10629 2596784844 2025-9-9 09:42
[统计] 10年以上芯片设计薪酬  ...2 Backer 2022-11-14 1411127 doctor_ic 2025-9-9 01:05
[资料] 数字IC资料软件虚拟机免费分享 新人帖  ...23 cong.ma 2025-2-19 293891 电子悟空 2025-9-9 00:25
[资料] 时间数字转换器(TDC)相关资料存储  ...23456..7 清水潇湘 2016-8-22 6021071 sxg1647606637 2025-9-8 19:29
[讨论] 数字设计的你们都在用什么编辑器做coding呢 新人帖  ...234 茶艾 2023-11-22 3810574 murphy522 2025-9-8 18:59
[求助] 时钟毛刺是否会影响复位同步器的输出 - [悬赏 300 信元资产]  ...2 玉林枫 2024-5-29 112353 知止233 2025-9-8 18:30
[求助] 同频相位不确定的信号该如何处理 ilmkduse 2025-9-6 1303 唐三彩骆驼 2025-9-8 17:55
[求助] inout 端口在穿过module时如何定义? 新人帖 salfox 2025-9-8 1201 蕾兹曼 2025-9-8 16:31
[求助] spyglass报的error:clock_info05应该怎么解决 新人帖  ...2 2441697316 2023-11-1 166691 LiChenTHE 2025-9-8 09:41
[原创] 高级综合工具autoESL fuyaolong 2012-1-11 94103 Lixingyou 2025-9-7 15:53
[资料] SoC设计指南:基于Arm Cortex-M(英文版) 新人帖  ...2 feielai 2024-3-29 193501 EEbits 2025-9-7 15:52
[资料] New Crack MentorGraphics HDS_2021、Precision 2020、Modelsim 2021、QuestaSim 2021  ...23456..9 ricvadim 2022-1-31 8021438 tracy6969 2025-9-6 22:13
[讨论] 推荐一下夏宇闻老师的设计书《Verilog数字系统设计教程》 卡卡布 2025-9-6 1289 卡卡布 2025-9-6 16:39
[原创] Spyglass CDC检查脚本模板  ...2 ICer_hao 2024-3-6 152897 kai200820 2025-9-6 13:57
[求助] 模拟公司的数字工程师,你们的职业规划是怎样的 新人帖  ...234 cs1998 2025-6-4 332511 pengxiaocheng 2025-9-5 15:39
[原创] PCIe每日一问 新人帖  ...2 飞飞学飞 2025-5-12 131637 Fantom_Ya 2025-9-5 15:33
[求助] 请问使用generate复制instance之后如何合并覆盖率的问题 Vincent9794 2023-8-9 21119 pcboy008 2025-9-5 12:15
[讨论] 综合非常大的模块 scutlee 2025-3-6 91421 IC-LOU 2025-9-5 10:44
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-21 02:25 , Processed in 0.018020 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块