数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30736|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 234 5 6 7 8 9 10 ... 879 / 879 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 关于spygalss的warning，STARC05-1.3.1.3 ...2	eexng 2023-3-4	137968	Hedtsssss 2024-12-16 22:40
[求助] verilog 实现Round robin 轮询算法 ...2 3	494693243 2019-12-3	2514506	cp1995 2024-12-16 20:14
[求助] vcs+xa混仿不收敛：warning：convergence failed for small step at xxx.xxxns. - [悬赏 100 信元资产]	931692159 2023-10-12	21127	931692159 2024-12-16 20:01
[求助] 求M52 相关资料	daxueliujisheng 2024-12-16	0167	daxueliujisheng 2024-12-16 16:20
[求助] 外部时钟初始态导致门控单元产生不定态，如何处理？	刘兴国 2024-12-12	8478	hxy2018 2024-12-16 14:31
dc综合出来的.area文件里的单位是什么？ ...2 3	sdwsh 2006-8-16	2223885	小兵# 2024-12-16 11:18
[原创] VCS_LabSimulation Basics实验一 ...2	dreamer180 2019-9-19	176830	chenniao 2024-12-16 10:31
[讨论] 位宽的问题	scutlee 2024-12-11	2226	kk316 2024-12-15 21:24
[转贴] 数字FIR设计	gmei1981 2024-12-13	1242	Adam_ht 2024-12-15 18:42
[求助] 坛里的大侠，麻烦和谐一下quartus prime 19.1 standard	briank 2020-2-25	33012	minh123 2024-12-15 07:55
[求助] 数字IC前端设计	山水有相逢 2024-12-3	2368	gmei1981 2024-12-15 07:17
[原创] BT5.4 Release_Note	qianqian123 2024-1-20	61106	qianqian123 2024-12-15 00:12
[求助] Verdi 遇到 undefined module 问题 - [悬赏 700 信元资产] ...2	jumpyoung 2024-11-22	18702	jumpyoung 2024-12-14 16:31
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..89	buley 2011-9-8	885212822	叨叨江湖 2024-12-14 11:10
[求助] VCS+Verdi仿真vivado工程 - [悬赏 50 信元资产]	QYiran 2024-10-30	6493	wangjunzl 2024-12-13 22:53
[资料] Verilog超详细教程 ...2 3 4 5 6..34	zxopenwgb 2016-9-18	33879450	wangjunzl 2024-12-13 22:51
[资料] 网络是怎么连接的［书籍］	撒野 2024-12-9	5409	rocsman 2024-12-13 22:38
[原创] 一文让你轻松了解FPGA ...2	chdaj58 2023-11-10	101137	iekd111 2024-12-13 21:49
[转贴] diamond 破解license	tian10 2024-12-13	0174	tian10 2024-12-13 17:55
[原创] 针对sdf中timing check某些参数为负值及后仿时报vsim-3819 warning的分析	oceanwangchao 2021-3-2	83855	chiphomer 2024-12-13 17:41
[讨论] parameter可以这样定义吗？？	scutlee 2024-12-12	2227	flyger 2024-12-13 10:36
[原创] 中国高科技行业现状 ...2 3 4 5 6..23	dodoee 2011-1-26	22797600	gavin99 2024-12-13 09:17
[原创] 使用DE2-115简单实现CortexM0_DesignStart并Keil调试成功 ...2 3 4 5	Pasingen 2021-7-12	4111329	wsl873451430 2024-12-12 17:10
[求助] 什么是温度计码【已解决】 ...2	wlyj000 2012-3-17	1121693	Mavrick. 2024-12-12 14:56
[原创] diamond破解工具	tian10 2024-12-12	0209	tian10 2024-12-12 13:40
[求助] 跪求文档 dwc_ddr4_multiphy_pub_databook - [已解决]	sanshi623 2024-4-8	5999	lltmx1019 2024-12-12 09:30
[原创] diamond 破解工具	tian10 2024-2-21	3949	hvpower 2024-12-11 20:12
[求助] 急求，Formality吃了svf后的unmatch问题 ...2	zaqi 2020-12-2	127183	nsun999 2024-12-11 15:16
[资料] 锁相环学习非常经典的两本书《锁相环（PLL）电路设计与应用》《锁相环设计、仿... ...2 3 4 5 6..7	艾艾小阳 2021-5-12	6012656	18673161901 2024-12-11 13:39
[求助] 关于状态机编码	bob_haohao 2013-9-27	22163	shadoww 2024-12-11 11:33
[求助] FPGA原型等效mcu，rcc时钟分频如何等效？	john.jiang 2024-12-10	3210	hxy2018 2024-12-11 11:24
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2 3 4 5	PayPal 2022-7-22	5219464	upsidedown 2024-12-11 10:19
[讨论] 如何将【时序图】转化为【硬件描述语言代码】	KevinIC 2011-10-22	23930	jinfeier 2024-12-11 09:34
[原创] 一站式芯片设计服务及主流晶圆厂流片代理服务+13862124271	plaza007 2024-4-19	5406	plaza007 2024-12-11 09:14
[原创] Xilinx FPGA的DRAM controller 转换成DFI接口协议，有官方的转换design吗	levan000 2024-12-9	2233	levan000 2024-12-10 22:21

1 234 5 6 7 8 9 10 ... 879 / 879 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30736|排名: 10

快速发帖

站长推荐 /2