EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31161|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 4 5 6 7 8910 11 12 13 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Verdi 遇到 undefined module 问题 - [悬赏 700 信元资产] ...2 3	jumpyoung 2024-11-22	223566	Lenv123 2025-7-23 08:33
[求助] CDC工作量评估 ...2	stancao 2018-1-21	159823	manish12 2025-7-22 18:27
[求助] CDC 异步检查问题	wls501 2013-7-1	78119	manish12 2025-7-22 18:26
[求助] c家的Cerebrus ...2	kk2009 2021-12-28	167607	SuperLYL 2025-7-22 11:04
[原创] Xilinx高端FPGA PCIE3.0IP分析文档 ...2 3 4	TimChern 2018-8-8	3013478	ifxjack 2025-7-21 22:01
[求助] 在sdc中，主时钟声明了异步，生成时钟还需要声明嘛？	EEDong 2025-7-7	9769	shandidongren 2025-7-21 18:51
[求助] synplify综合问题：module name 被定义成一个宏，工具报 undefined module	npu_wj 2025-7-19	1558	wenzheng1998 2025-7-21 17:46
[求助] 部分input无时序报告，请问是什么原因？	li8664228 2025-6-25	2650	li8664228 2025-7-21 16:22
[求助] faltten SDC对于前端来说怎么获得呢？ ...2	Bradji 2022-6-19	134597	mongolue 2025-7-20 10:01
[求助] 【求助】扫描链中ScanEnable、ScanDataIn、ScanDataOut如何复用其他信号？	13129969857 2019-10-8	43095	L_2023 2025-7-19 18:17
[求助] DC和PT中的时序约束是同一个吗？ ...2	flyingsheep 2013-3-25	1917893	L_2023 2025-7-19 17:39
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！精华1 ...2 3 4 5 6..47	dzplay 2015-5-23	466154702	Jimoas 2025-7-18 18:34
[原创] VCS和NCVerilog的仿真脚本 ...2	jefrrey 2021-4-4	156703	communicator 2025-7-18 15:57
[求助] DC综合求助！	电解质 2025-7-6	5720	communicator 2025-7-18 15:48
[求助] 恕我愚笨，确实没琢磨明白DC里的DRC约束为什么要那么设置。 - [已解决] ...2	北风1号 2022-6-29	189667	communicator 2025-7-18 15:44
[原创] 急寻：有0.18 工艺平台上的efuse IP开发，有PDK经验者	yqylyg 2025-7-18	0463	yqylyg 2025-7-18 15:36
[求助] pt和tempus 怎么判断两个clock之间是异步还是同步？	Bradji 2025-6-25	6712	Bradji 2025-7-18 14:03
[资料] AMBA-AXI、AHB、APB协议简介0919.pdf ...2	tengjiexx 2023-5-6	123063	潛龍勿用 2025-7-18 09:38
[求助] 在ubuntu2024.04 上，使用XILINX vivado 2025.1 综合时出现窗口没响应	大龄青年 2025-6-28	3620	issvlsipd 2025-7-17 21:40
[求助] elf生成bit	110500623 2012-1-9	44696	xiaoweiniu 2025-7-17 19:48
[资料] c家数字DDI22.12 ...2 3 4	kk2009 2023-5-26	389923	Dirichlets 2025-7-17 15:30
[求助] 求助对华大九天Xtime软件有经验的大佬	xkzxcv123 2024-2-19	51512	communicator 2025-7-17 15:20
[求助] Spyglass power功耗分析怎么吃fsdb文件 ...2	ty_xiumud 2024-6-13	122842	young11 2025-7-17 14:58
[求助] Vivado在实现阶段怎么才能保证模块逻辑在布局布线前资源不被优化 ...2	zhangwei0814 2014-10-8	1316412	ilmkduse 2025-7-16 09:42
[求助] dac静态测试代码求助（类似trim code的D2B）	Boris_Ryzhy_zzz 2025-7-15	1463	Boris_Ryzhy_zzz 2025-7-15 17:19
[原创] RDMA over RoCE V2 设计1：为什么还要设计？	xidianuser 2025-7-15	1359	zhangshiwei 2025-7-15 10:13
[原创] NVMe高速传输之摆脱XDMA设计12：系统初始化	xidianuser 2025-7-4	2454	xidianuser 2025-7-15 10:06
[求助] OCC	YIGANDAHEIQIANG 2024-7-27	41474	蕾兹曼 2025-7-14 14:57
[求助] [help] SDR、DDR 互转底层代码	alvinfan 2025-7-13	1403	laojun001 2025-7-14 09:47
[求助] 请教vc_spyglass中关于异步时钟的cdc_path的问题 - [悬赏 200 信元资产]	goaheadxxt 2025-4-9	61177	homerican 2025-7-13 16:37
[求助] sdf+netlist 后仿真 IOPATH的反标率低	Roy97 2024-9-7	62307	jchhg 2025-7-13 15:25
[求助] 求问关于Vivado 2024.2 中HBM IP 的测试和使用	xxrrnn 2025-7-13	0549	xxrrnn 2025-7-13 01:15
[求助] 请教一个本质的问题，双口ram和fifo为什么可以在多时钟域里安全工作呢？	erwang 2025-5-28	5924	xivisi 2025-7-12 22:19
[招聘] 寻找模拟和数字兼职的项目	ICERS兼职 2025-7-10	2594	ICERS兼职 2025-7-11 17:55
[求助] Xilinx A7 同一个serdes quad跑两个协议	msqxl 2025-7-7	2474	msqxl 2025-7-11 15:08

1 ... 4 5 6 7 8910 11 12 13 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31161|排名: 7

快速发帖

浏览过的版块

站长推荐 /1