CDC跨时钟域同步，多bit同步的骚操作？

刘兴国

   

767781537 发表于 2025-8-25 17:09
这个办法不可行，想其他办法吧

请问您有好的方法吗？主要是之前没接触过。

xhopo

   

刘兴国 发表于 2025-8-25 16:11
握手要么就是在同步期间禁止写入新的数据，要么就是有的数据直接丢失了，我想最后一次的数据一定要同步上 ...

这个更应该在写入端做处理，不要的信号就不要送过来，你判断写端稳定了再送到慢端呗

767781537

   

刘兴国 发表于 2025-8-25 19:34
请问您有好的方法吗？主要是之前没接触过。

题目提到的是慢到快，但是画的图是快到慢，这个希望楼主可以明确一下，然后给一个大概的快慢时钟比例, 设计是否介意占用资源大小。

如果是快到慢，输入数据是一个clk_f宽度 还是展宽后的，能否预估一个最大连续发送数据数量

蕾兹曼

   

刘兴国 发表于 2025-8-25 16:11
握手要么就是在同步期间禁止写入新的数据，要么就是有的数据直接丢失了，我想最后一次的数据一定要同步上 ...

那，异步FIFO怎么样？不过有个深度上限，资源占用也多点

刘兴国

   

767781537 发表于 2025-8-26 11:23
题目提到的是慢到快，但是画的图是快到慢，这个希望楼主可以明确一下，然后给一个大概的快慢时钟比例, 设 ...

抱歉，是快时钟域到慢时钟域。快时钟频率最快5Mhz（IIC时钟）, 慢时钟100Khz。设计资源的话当然越少越好，但是功能实现优先。

输入时钟是IIC时钟，最快27（9*3）个时钟写入一帧数据；最大连续发送数据量不可预估，完全是外部操作，且没有busy指示位。

刘兴国

   

xhopo 发表于 2025-8-26 09:24
这个更应该在写入端做处理，不要的信号就不要送过来，你判断写端稳定了再送到慢端呗
...

如果写入端无法判断呢？写入端由外部用户控制。系统并没有busy指示位。连续写入多少数据完全由外部决定。

刘兴国

   

蕾兹曼 发表于 2025-8-26 12:58
那，异步FIFO怎么样？不过有个深度上限，资源占用也多点

异步FIFO似乎也只能保证有限个数据可以完全同步到，一旦超过深度上限，数据是不是也只能丢掉了？

xhopo

   

刘兴国 发表于 2025-8-26 13:19
如果写入端无法判断呢？写入端由外部用户控制。系统并没有busy指示位。连续写入多少数据完全由外部决定。 ...

无法知道何时是最后的数据，那就只能你说的那样，直接同步进来再加个debance，数据稳定一段时间就可以认为是最后一笔。

xhopo

   

刘兴国 发表于 2025-8-26 13:19
如果写入端无法判断呢？写入端由外部用户控制。系统并没有busy指示位。连续写入多少数据完全由外部决定。 ...

原来是I2C，那你其实增加strench功能就可以实现数据的同步了

刘兴国

   

xhopo 发表于 2025-8-26 13:36
原来是I2C，那你其实增加strench功能就可以实现数据的同步了

数据展宽吗？展宽后，最后的数据可能就抓不到了吧？