复位同步器下游的与门有什么作用

snq31418

always @(posedge clk, negedge rst_n) begin
    if(!rst_n) r_ff <= 2'b00;
    else r_ff <= {r_ff[0],1'b1};
end


assign o_sync_rst_n = rst_n & r_ff[1];

                               
登录/注册后可看大图

xxzzc

异步复位，同步退出复位

xxzzc

你去找个std lib看，会发现一般触发器RD->Q时序弧远大于一般的组合逻辑延迟，如果没有这个与门，复位下降沿的延迟是很大的，在一些特殊场合有时序要求

xxzzc

   

xxzzc 发表于 2025-10-15 08:00
你去找个std lib看，会发现一般触发器RD->Q时序弧远大于一般的组合逻辑延迟，如果没有这个与门，复位下降沿 ...

另外，pt分析时序是默认不穿透RD->Q时序弧的，在一些特殊场合，电路实际又是需要考虑这个穿透，如果打开全局穿透开关，会有无数假违反冒出来，如果关闭全局穿透开关，又会看不到那个关心的违反，时序修复会麻烦
在关闭全局穿透开关的情况下，这个与门的时序弧可以覆盖RD->Q时序弧（如果你的PR不是做得很烂的情况下）

snq31418

   

xxzzc 发表于 2025-10-15 08:26
另外，pt分析时序是默认不穿透RD->Q时序弧的，在一些特殊场合，电路实际又是需要考虑这个穿透，如果打开 ...

好的，没接触过这些信息。感谢~~~~~~~~~拓宽知识面

chengee

小白不懂就问，这种设计不会产生毛刺嘛

snq31418

   

chengee 发表于 2025-10-15 11:11
小白不懂就问，这种设计不会产生毛刺嘛

可能的解释如下

1. 毛刺通过与门
2. 毛刺让同步器产生复位
3. 过2个周期后，同步器释放复位

snq31418

   

xxzzc 发表于 2025-10-15 08:26
另外，pt分析时序是默认不穿透RD->Q时序弧的，在一些特殊场合，电路实际又是需要考虑这个穿透，如果打开 ...

这个特殊场合方便说吗？看起来是复位太慢影响系统功能。

xxzzc

   

chengee 发表于 2025-10-15 11:11
小白不懂就问，这种设计不会产生毛刺嘛

你画一下时序图就明白会不会产生毛刺了

xxzzc

   

snq31418 发表于 2025-10-15 15:25
这个特殊场合方便说吗？看起来是复位太慢影响系统功能。

纸上得来终觉浅，绝知此事要躬行
只要你的verilog风格够烂，你就有机会体验这种奇奇怪怪的特殊场合