EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 6 7 8 91011 12 13 14 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] dc使用求助 ...2	shiluo9 2025-6-6	12956	shiluo9 2025-6-17 16:00
[求助] XA+VCS addr4仿真出现“Module or design unit `addr4' specified in ..."ERROR	zh17863817115 2024-7-2	21085	wx1999622 2025-6-17 11:18
[资料] Verilog数字VLSI设计教程 PDF+verilog源码 ...2 3 4 5 6..23	megaic 2016-4-22	22971809	skyzz80 2025-6-17 09:36
[原创] 高速数字设计	nuerhachidetian 2019-9-10	42598	tu_yjq123 2025-6-17 07:03
[原创] cadence vipcat	里里欧欧 2025-6-16	0624	里里欧欧 2025-6-16 17:18
[求助] 请教vc spyglass中将时钟接0的SETUP_CLOCK_CONSTANT错误该如何添加约束	rickchueng 2025-6-12	1447	csr605 2025-6-16 15:19
[求助] 【诚心求助】研一数字新生，开题方向迷茫	Lizi_ 2025-6-12	9829	Lizi_ 2025-6-15 18:15
[转贴] New MentorKG EFA 13.6.15 - 2019, 2012, 2010, 2009, 2008 - Install all the Mentor products you need ...2 3 4 5 6..7	ricvadim 2020-3-8	6521995	carl_andrew 2025-6-15 15:22
[求助] 有偿求tsmc 5nm pdk的design compiler， icc配置	siriux 2024-10-7	41127	darkcorvus01 2025-6-14 21:31
[求助] DC 脚本检查方法 ...2	sukong123 2015-8-18	107521	Challensys 2025-6-14 11:24
[求助] 请问如何保证数模接口时许的正确性 ...2	flyskyseu 2024-12-27	142130	welco 2025-6-13 22:06
[求助] 有人用过Synopsys Embedit Integrator吗？ ...2 3	i_g 2020-7-2	2011296	naninina 2025-6-13 18:50
[求助] dc综合时，怎么设置才能不用synopsys自带的designware库	851018986 2025-6-12	7671	851018986 2025-6-13 17:38
[求助] 帮下载一个candence视频 ...2	cowant 2025-6-11	17786	cowant 2025-6-13 15:11
[资料] DDR 里on the fly的一些解释	xf2016 2025-6-13	2563	xf2016 2025-6-13 14:48
[求助] 帮忙下载几篇IEEE的paper	kk2009 2025-6-12	2422	kk2009 2025-6-12 17:28
[求助] vc formal cc check求助 - [悬赏 100 信元资产]	ypyp 2025-4-8	1636	ypyp 2025-6-12 10:28
[求助] 模拟公司的数字工程师，你们的职业规划是怎样的 ...2 3	cs1998 2025-6-4	271841	蕾兹曼 2025-6-12 09:37
[求助] 问下关于formality的问题~~关于verify过程 ...2 3	lingqi0077 2010-10-14	2214241	Jason_Odysseus 2025-6-10 19:21
[求助] 深度讨论—tessent工具做ATPG以后进行后仿，定义的时钟始终为Z态，请教各位坛友如何解决	IC菜鸟无敌 2020-8-21	86474	badegg3 2025-6-10 16:33
[求助] 请教S家的D-PHY RX配置，为什么没办法进入STOP状态？	q1074213103 2025-6-10	0394	q1074213103 2025-6-10 11:33
[求助] 请问MIPI D-PHY 什么时候开始串转并，才能准确确认SOT所在的byte，再进行ERR判断？	q1074213103 2025-6-9	4563	q1074213103 2025-6-10 10:54
[求助] GF22FDX和GF12LPP前端面积折算	skysand 2025-6-10	0353	skysand 2025-6-10 10:17
[求助] 亚稳态探讨 ...2	纸鸢Ame 2025-2-14	131601	zmyking 2025-6-9 19:13
[资料] 关于跨时钟域的问题CDC ...2	羽无芯 2021-1-23	178644	houkeke 2025-6-9 18:02
[求助] 新人求助，最近使用vivado的过程中遇到无法绑定引脚的问题 ...2	ziven 2018-8-23	1112214	sscott 2025-6-9 17:58
[资料] DDR5 specification 中文翻译 ...2	xf2016 2025-3-14	132050	jw216 2025-6-9 12:46
[求助] 哪位大佬哥分享一下，我们一般做MCU芯片里面的Flash 模块/IP的资料	BRN 2024-4-22	51056	我没有零钱 2025-6-9 10:17
[求助] OTP margin read mode	weijujan 2020-7-22	67733	share-win 2025-6-9 10:01
[原创] AD9361使用概述！ ...2	yt920419 2016-7-11	1317683	JCWANGZI 2025-6-9 08:19
[资料] 为ZC706开发板（AD9361）制作SD卡Linux镜像的流程说明 ...2 3 4 5	zhangtaozt 2015-4-2	4127195	JCWANGZI 2025-6-9 08:17
[资料] Verilog基础与可综合编码技术、前端设计知识	牧安 2016-9-28	63979	zixin1hao 2025-6-7 17:34
[求助] displayPort 读取205h sink_status状态是否必须 - [悬赏 500 信元资产]	rong00i8 2025-6-6	2425	rong00i8 2025-6-7 17:23
[求助] 请问Synopsys Timing Constraints Manager (TCM)工具有哪些License Feature？	pspfans 2025-3-28	3667	pspfans 2025-6-6 19:28
[求助] 请问有没有fpga上用的dptx的ipcore	JiangJian2022 2025-6-6	0351	JiangJian2022 2025-6-6 14:46

1 ... 6 7 8 91011 12 13 14 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

快速发帖

站长推荐 /1