在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[讨论] 省电要减少寄存器的反转,那wire的翻转呢?? scutlee 2025-3-12 4895 ilmkduse 2025-3-17 14:50
[求助] MIPI开发求助 attach_img  ...2 sugarlovestudy 2024-3-2 131660 ilmkduse 2025-3-17 14:36
投票 [调查] 你使用哪个数字P&R工具? xylimm 2024-9-3 01709 xylimm 2025-3-17 14:10
[原创] VCS_LabSimulation Basics实验一 attachment  ...2 dreamer180 2019-9-19 187886 achen6681 2025-3-17 13:44
[其它] QUARTUS STD 23.1 [LINUX] attachment  ...2 thieulam 2024-12-27 121930 ericxing 2025-3-17 12:19
[讨论] PLL的AFC COD有什么用的 scutlee 2025-3-17 0342 scutlee 2025-3-17 11:25
[原创] DRAM里面的refresh/tRFC/tREFI的理解 zxqwolf 2025-3-16 0741 zxqwolf 2025-3-16 14:37
关于国外有关IC网站的一些网址  ...23 ppywindy 2006-11-5 2719756 小南MSK 2025-3-14 16:28
[求助] 异步复位同步释放的亚稳态问题 attach_img  ...23 Arthurjlin 2020-12-10 229592 ERCBOTHER 2025-3-14 14:44
[讨论] 关于verilog 的代码风格 fj773 2025-3-4 81357 fj773 2025-3-14 10:35
[解决] Micro SDHC 32GB SD模式初始化下CMD没有任何响应 highflyer2014 2025-3-13 1459 highflyer2014 2025-3-14 10:20
[资料] Design Complier入门之84问 attach_img  ...23 small5 2016-8-25 2612015 ddlo999 2025-3-13 20:18
[求助] 请教Tessent做DFT,MBIST和Sacnchain是同时做还是分开2个流程做? FrozenlipX 2025-2-4 3780 FrozenlipX 2025-3-13 18:09
[求助] ASIC SYN大牛看过来:动态时钟切换MUX怎么约束? attach_img  ...2 gwbing 2018-9-1 1310644 夏尔 2025-3-13 17:38
[讨论] 有做过openPowerlink协议栈在Xilinx FPGA平台上的移植的大神吗 konrad_26 2017-1-18 32544 gavin99 2025-3-13 14:09
[讨论] signed to unsigned conversion occurs scutlee 2025-3-13 0528 scutlee 2025-3-13 11:12
[讨论] DC综合卡在这里,怎么办  ...2 scutlee 2025-3-12 10730 John_Zhang 2025-3-13 11:09
[求助] 降噪ai算法-图像处理ISP 皖南坤势 2024-3-8 1945 junluoyu 2025-3-13 07:40
[求助] 数字后仿真里面遇到异步FIFO跨时钟域 叶子iou 2025-3-12 1320 ilmkduse 2025-3-12 18:13
[求助] cadence conformal eco工具中如何使用get_pins/get_ports这类命令? gogosquid 2025-3-12 0309 gogosquid 2025-3-12 11:06
[求助] vcs编译选项 iknowzxc 2019-5-13 88448 jj821812532 2025-3-11 18:23
[讨论] 综合出现bug attach_img scutlee 2025-3-10 5857 ilmkduse 2025-3-11 14:44
[讨论] baugh wooley和Karatsuba乘法那个更好呢 scutlee 2025-3-11 0528 scutlee 2025-3-11 10:28
[讨论] signed to unsigned assignment occurs scutlee 2025-3-11 0448 scutlee 2025-3-11 10:12
[求助] 如何批量给rtl增加的module和宏增加前缀? goaheadxxt 2025-2-21 7588 IcerVictor 2025-3-10 17:46
[求助] Milkyway 库 liudehua934 2012-2-9 43734 hjty 2025-3-10 16:37
[求助] 做一个最简单的register-based memory,应该怎么做啊? orientview 2025-3-3 8941 2596784844 2025-3-10 15:50
[转贴] 参与流片是一种怎样的体验 michaelwangwin 2024-11-14 51133 nbaman 2025-3-10 14:54
[讨论] 综合的网表和rtl一起综合 scutlee 2025-3-6 3887 FrozenlipX 2025-3-10 11:43
[讨论] 综合非常大的模块 scutlee 2025-3-6 8993 flyskyseu 2025-3-10 11:40
[求助] 某一时钟clk和它的二分频clk_div2之间怎么互相切换 从这一刻信仰 2016-4-4 86936 从这一刻信仰 2025-3-10 09:24
[求助] 关于Matlab中synthesizeNTF函数的问题 blue1988 2011-2-17 65491 苏福人 2025-3-10 09:00
[原创] RDMA 高性能 IP:超越不是梦想 attach_img  ...2 xianuser 2024-6-22 142487 xianuser 2025-3-9 22:56
[求助] 超前进位加法器 attach_img YoungZ1 2017-8-16 54586 diamondpp 2025-3-9 09:44
悬赏 [求助] 请教一下,Xilinx 7系列的FPGA,有没有办法做数字CDR?最大接收码率能到1.2G吗? - [悬赏 50 信元资产] fzfh1219 2020-10-25 94909 猫王1234588 2025-3-8 18:37
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-3 01:07 , Processed in 0.025150 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块