设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (154) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30736|排名: 10 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] DFTC串chain疑问 jinfeier 2024-10-30 0272 jinfeier 2024-10-30 17:17
[求助] spf中一些参数的含义什么意思 jinfeier 2024-10-29 2460 jinfeier 2024-10-30 17:13
[求助] 既然有designware，为何要自己设计乘法器  ...2 hazzm02 2014-4-22 1611544 scutlee 2024-10-30 15:24
悬赏 [求助] ARP一个字节被接收为两个且顺序相反 新人帖 - [悬赏 50 信元资产] The-Maxwell 2024-10-30 0283 The-Maxwell 2024-10-30 14:48
[求助] vcs后仿真中怎么快速找出网表中的跨时钟域的第一级器件屏蔽  ...2 easonjake333 2024-10-29 10528 easonjake333 2024-10-30 14:15
[求助] 关于group_path cyannn 2024-10-30 0244 cyannn 2024-10-30 13:41
[求助] 什么时候会用到set_isolate_ports cyannn 2024-10-30 0234 cyannn 2024-10-30 11:39
[求助] Linux下gcc编译不出MLA指令 2441697316 2024-10-30 0245 2441697316 2024-10-30 11:04
[求助] 为啥我在quartus和modelsim联仿时，中间变量的波形显示不出来，该怎么解决？ attach_img Sweetlov3 2024-10-29 1487 Sweetlov3 2024-10-30 10:36
[求助] 请教，为什么DC综合后的时序报告会有这么多的warning，应该怎么改脚本，谢谢  ...2 tbag12345 2010-9-3 138838 心海的一滴泪 2024-10-29 22:07
[求助] synopsys vcs 2018 仿真xiilinx原语mult_macro时序不对问题 weizhl08 2022-2-28 21720 ic886 2024-10-29 20:35
悬赏 [求助] 有个跨时钟域的verilog问题，求助 - [悬赏 20 信元资产] weizhl08 2024-10-29 0448 weizhl08 2024-10-29 17:54
悬赏 [求助] 哪位可以提供eDP1.4的标准文档吗？ - [悬赏 1000 信元资产] attachment  ...2 snq31418 2020-1-9 187321 qwertyu518518 2024-10-29 09:35
[资料] Verilog中if,case语句造成锁存器的情况及assign语法优势 attach_img 羽无芯 2021-2-1 44731 upsidedown 2024-10-28 10:34
[讨论] 为什么各类芯片里的可寻址寄存器的数据位宽一般设计为8、16、32？ libo123 2024-10-26 2436 upsidedown 2024-10-28 10:32
[招聘] 某研究院-上海闵行 15821990611 2024-9-5 11234 xiaoan109 2024-10-27 15:04
[求助] 同步双端口sram同时对一个地址读写 gentlemanmei 2017-6-28 86148 siriux 2024-10-26 02:53
[其它] 好课分享 - 【伴伴学×BoLedu】全栈IC设计工程师伴学松 (2023 赖瑾) 轩辕志瑜 2023-10-11 61465 looneyxp 2024-10-25 21:19
[求助] 请假大侠，Altera FPGA 内部复位信号 如何进行 全局复位？ billzhou06 2012-9-11 64860 FPGA小宇 2024-10-25 17:58
[资料] 一份挺好的SystemC资料，供大家人们学习（2） attachment 狗鹏子 2024-10-25 1346 flyskyseu 2024-10-25 15:33
[资料] 一份挺好的SystemC资料，供大家人们学习（1） 新人帖 attachment 狗鹏子 2024-10-25 1348 flyskyseu 2024-10-25 15:32
[资料] 一份挺好的SystemC资料，供大家人们学习（3） attachment 狗鹏子 2024-10-25 1417 flyskyseu 2024-10-25 15:30
[求助] 数字IC设计工程师的成长路线 堕落的棉花糖 2024-10-25 3635 doghead 2024-10-25 14:21
[求助] 请问用如下公式估计SRAM的功耗是否正确 attach_img  ...2 ttxs2009 2013-7-11 1411781 jennie111 2024-10-25 11:45
[求助] mbist 时钟问题求助 赫鲁小夫 2024-10-22 4603 赫鲁小夫 2024-10-25 11:40
悬赏 [求助] 请教各位大佬，给SRAM输入信号过DFF的时候是否需要加reset？ - [悬赏 20 信元资产] siriux 2024-10-24 7565 hxy2018 2024-10-25 11:10
[求助] 采样频率 maxer2333 2024-10-24 4406 maxer2333 2024-10-25 10:54
[求助] 关于对SRAM做ECC的若干问题请教 attach_img wqd008 2022-3-10 11699 rvisk 2024-10-25 09:37
[求助] FPGA验证（pipe）pcie lujigua 2014-10-16 52507 eric1810 2024-10-25 09:34
[求助] RTL设计中memory问题 新人帖 jianglm979 2020-7-7 32782 ICSYS 2024-10-24 21:40
[求助] netlist网表疑问 jinfeier 2024-10-24 5502 chuchuang 2024-10-24 21:20
悬赏 [求助] dc综合的时候出现报错 新人帖 - [悬赏 300 信元资产] xunbohu 2024-10-22 5538 dfhb8721 2024-10-24 20:14
[原创] 数字后端IC工程师：你用TCL做过什么？  ...23 hoteagle2 2009-12-23 2314915 qchdmb 2024-10-24 18:02
[转贴] axi协议 attach_img 羽无芯 2021-3-31 34383 绅士呵呵 2024-10-24 17:29
[求助] 求台积28 MC2 下载方式和license attach_img yangkaiqi 2021-12-20 82393 ipex 2024-10-24 17:07
下一页 »
1 ...67891011121314... 879下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 03:07 , Processed in 0.017293 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块