spyglass lint检查报错：关于三态门使能信号控制

Patrick0809

在spyglass lint检查时会报错：

STARC05-2.5.1.2 (4) : Logic must not exist in tristate enable conditions


Tristate buffer 'sda' has logic in enable condition. [Hierarchy: 'tb_top_fpga.u_gm_digital.u_i2c_master_top.u_i2c_master']


Tristate buffer 'sda_in' has logic in enable condition. [Hierarchy: 'tb_top_fpga.u_gm_digital.u_i2c_master_top.u_i2c_master']


源代码是：assign sda = sda_dir ? sda_out : 1'bz;
其中sda_dir 是reg类型变量，在master的状态机中驱动，报错原因显示我三态门的使能信号存在逻辑，不明白怎么修改这的代码了。

                               
登录/注册后可看大图

Patrick0809

其中报错的STARC Rule具体文档是这样的

                               
登录/注册后可看大图

liuguangxi

对于芯片设计代码，双向口是在最顶层例化对应双向PAD来实现的，内部逻辑不能出现
assign sda = sda_dir ? sda_out : 1'bz;
这种写法。

需要把sda_dir, sda_out, sda信号连到所例化的PAD上。

Patrick0809

liuguangxi 发表于 2024-9-25 09:41
对于芯片设计代码，双向口是在最顶层例化对应双向PAD来实现的，内部逻辑不能出现
assign sda = sda_dir ? s ...

您好，有点不明白的是，比如我的芯片最顶层是A，那么我A的IO应该是sda_dir、sda_out还是sda；
如果是sda_dir、sda_out，那么三态门的逻辑在哪里实现呢；
如果是sda，那么在顶层A里也要有“assign sda = sda_dir ? sda_out : 1'bz;”这种逻辑吧；
忘解答，感谢！！！

liuguangxi

Patrick0809 发表于 2024-9-25 10:04
您好，有点不明白的是，比如我的芯片最顶层是A，那么我A的IO应该是sda_dir、sda_out还是sda；
如果是sda_ ...

顶层例化的PAD里面就实现了双向口逻辑，你可以看看PAD的行为级仿真模型

upsidedown

Patrick0809 发表于 2024-9-25 10:04
您好，有点不明白的是，比如我的芯片最顶层是A，那么我A的IO应该是sda_dir、sda_out还是sda；
如果是sda_ ...

顶层的端口sda是inout，iic控制逻辑的端口dir是输出，in是输入。顶层例化gpio pad。pad的en连dir（或!dir），pad的out连in，pad的in可以tie0。三态电路是做在pad里的，不写成rtl。

Patrick0809

liuguangxi 发表于 2024-9-25 12:14
顶层例化的PAD里面就实现了双向口逻辑，你可以看看PAD的行为级仿真模型

好的，谢谢。我是第一次自己做一颗芯片，没做过芯片顶层，不知道还需要例化PAD模型，感谢解惑。

Patrick0809

upsidedown 发表于 2024-9-25 12:46
顶层的端口sda是inout，iic控制逻辑的端口dir是输出，in是输入。顶层例化gpio pad。pad的en连dir（或!dir ...

感谢解惑，意思就是在顶层例化一个module PAD，然后将iic接口例化上去，现在就是没有PAD的模型了，在网上找到：

module PADUP(
   //DIN, pad driver when pad configured as output
   //OEN, pad direction(1-input, o-output)
   input        DIN, OEN ,
   inout        PAD ,
   //pad load when pad configured as input
   output       DOUT
  );
   //inputnot effect pad external input logic), output: DIN->AD
   bufif0 (PAD, DIN, OEN) ;     //0-output
   bufif1 (DOUT, PAD, OEN) ;    //1-input
   pullup (PAD);
   //pulldown (PAD);   //pulldown
endmodule

不知道可以不可以直接使用。

Patrick0809

谢谢大家，已经解决了，仿真pass了，spyglass也没有lint了。留个纪念

                               
登录/注册后可看大图

                               
登录/注册后可看大图

Patrick0809

问题解决了，感谢大家的解答