low power RTL 设计优化

majingjaor · 发表于 2017-10-26 21:33:31

感谢分享经验

Ryggeor · 发表于 2017-10-27 01:15:36

thnx!

masaka_xlw · 发表于 2017-10-27 02:01:50

Low Power 架构设计主要是4点：
1：时钟结构和功能结构的耦合关系，尤其是mem
2：电源结构和时钟结构的耦合关系
3：电源结构对电压的选择
4：工艺

3和4是顶层决定的，但1和2得在模块级确定功能性Spec的时候同时由设计者本人进行确定。经验上来看，功耗效果不够优化的原因，无数次是因为functional spec无法和power spec同步，甚至设计者都不是一个人，最后为了保证function或者不愿意改太多东西而牺牲power。

其他的不重要，除非有特别限制。