low power RTL 设计优化

ic7x24 · 发表于 2018-7-31 13:22:10

难得一见的好帖！不知道作者有没有电子档，放一份出来，论坛里面的帖子排版有点丑。

ikanbilis · 发表于 2018-7-31 13:56:40

回复 4# yaya126

thanks

yaya126 · 发表于 2018-8-7 04:33:55

回复 78# huoyumutou

1：状态机优化属于举手之劳，做也没多少油水。
2. memory那项可以加一个长宽比的限制，剔除掉一些奇怪的形状。
3. 有时候面积不是唯一的考量，我的想法是求加权平均值最优。
4. 这点我不太明白，如果一个设计有N条路径，有一条你写的timing很紧，你的timing report最高频率就被它限制住了，你怎么知道其他路径上是不是有压榨的空间？除非你整体都比最高频率低，不知道你实际是怎么操作的？

reptilian77 · 发表于 2018-8-7 20:47:21

Interesting

reptilian77 · 发表于 2018-8-7 20:48:35

Thank you

冬天之后 · 发表于 2018-8-9 14:21:54

学习了

你大爷的春天 · 发表于 2018-8-10 09:56:42

低功耗的设计主要是减少静态功耗和动态翻转功耗下面分两步分说
静态功耗：主要通过设计使用多电压和电源关断技术，这块设计和code没啥关系，这块可以降低30%
动态功耗：通过门控时钟技术，或者多时钟切换技术降低设计的动态翻转功耗，这个前端工程师也没多大关系，和前端设计有关系的就是设计电路的时候将控制通路和数据通路分离，对于数据通路数据不用就保持就好减少翻转，再一个就是状态机的时候采用独热码编码减少状态跳转的功耗。

wupenghhr · 发表于 2018-8-12 14:26:49

回复 2# yaya126

支持支持支持

Kingdoms_Guo · 发表于 2018-8-13 18:03:01

看了第一页就觉得挺赞的，顶楼主！

kostser2002 · 发表于 2018-8-13 18:11:48

Interesting. Let'r condider it

[原创] low power RTL 设计优化

站长推荐 /1