芯片中端工程师需要做的工作到底是啥

时间在走人在变

     如题，楼主目前在做BES(Back End Support)，看组里的前辈平时就是写脚本跑DC+DCG+STA，然后跟前端或者PD扯皮。  
     我的疑问是他们经常抱怨时序收敛不了，拿setup举例，公式如下

     Tcq+Tcomb+Tlaunch   <=    Tperiod + Tcapture  +Tsetup
     看到了Setup违例，要么让设计改代码优化组合逻辑延时，要么让PD增大时钟skew，要么换更快的器件，要么降频。如此来看，BES啥事都不用干啊，写完脚本run完，就能指挥别人去修timing了，因为以上的每一项举措都是通过设计或者PD来完成的，我们只是一个监督员，为什么他们会经常抱怨时序好难收啊？我能想到的是SDC比较难写，或者需要经常改动一些参数？比如uncertainty、latency或者一些clock的频率？
      总之，楼主目前刚入职，没领会到BES的难点所在，难到大家天天熬夜，天天9106.

2596784844

中端本来就是给后端打杂的，我现在就就是中端，相比前端来说还算轻松的，不过我这边还有mbist dft相关的流程需要顺便一起处理。总体大概任务就是 预综合(帮忙评估面积) 综合(插mbist dft(用得少，不精通) dcfc综合(确定和后端确定corner和cell +sdc+upf) 一些相关仿真验证 stalec等 最后就是签核检查流程完备。
除了初期搭建环境，其实大部分时间就是等前端更新，等后端更新，处理前端问题(检查报告需求，eco需求)，反馈后端问题。偶尔写一下方便自己快速搭建的场景，偶尔研究一下新eda。
我加班确实比前端少多了 周末基本不来 124加到九点就走

2596784844

   

2596784844 发表于 2025-9-4 16:03
中端本来就是给后端打杂的，我现在就就是中端，相比前端来说还算轻松的，不过我这边还有mbist dft相关的流 ...

基本忙的是就是搭建环境初期，和项目收尾后期，以及后续签核

2596784844

   

2596784844 发表于 2025-9-4 16:07
基本忙的是就是搭建环境初期，和项目收尾后期，以及后续签核

综合如果不是分很多块的bottom up flow，管理起来其实也不麻烦

时间在走人在变

   

2596784844 发表于 2025-9-4 16:09
综合如果不是分很多块的bottom up flow，管理起来其实也不麻烦

明白了，羡慕这个工作时间，我刚入职2个月，工作强度大的离谱。

Challensys

中端是裁判员，发现问题时要拿主意：是应该由前端来改设计，还是让后端继续往下修。