数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 30965|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 12 13 14 151617 18 19 20 ... 885 / 885 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] DC逻辑综合时候怎么保留hierarchy，不让工具给flatten了 ...2	east1203 2019-5-6	119214	SYSCLK_ERIC 2024-12-19 17:33
[求助] vcs DVE中如何显示fsm的状态值	yinsongzhu 2011-3-16	54524	renlai疯 2024-12-19 16:00
[求助] 请教verdi行间距	bujue 2022-9-5	63029	ty_xiumud 2024-12-19 14:44
[讨论] 目标是芯片架构工程师应该怎么努力	Yuki_IC 2024-12-17	31026	memcad 2024-12-18 22:44
[求助] 能否通过virtuoso的.tf得到用于icc的.tf	ChangJingLu 2024-12-18	2745	lurenjie123 2024-12-18 17:47
[求助] 关于create_generated_clock中get_pins的疑问 ...2 3	leijing 2018-9-6	2712562	chenniao 2024-12-18 17:27
[求助] HLS综合错误	sins17 2024-12-18	0362	sins17 2024-12-18 15:50
[求助] FPGA & RS232串口管脚分配疑问	时间在走人在变 2024-12-18	0454	时间在走人在变 2024-12-18 15:23
[原创] force赋值reg和wire的区别	atlandis 2012-5-8	53333	点灯小能手 2024-12-18 14:31
[求助] PDK的器件输出负载电容为0，dc max_capacitance违例	chenyipangyou 2024-4-2	2901	没事早点睡 2024-12-18 13:36
[资料] Static Timing Analysis for Nanometer Designs ...2 3 4 5	lgp510775906 2020-3-30	4513879	zzhito 2024-12-18 10:16
[讨论] 异步fifo设计中使用格雷码方案时时序约束问题 ...2	zhanghi 2010-11-15	1211798	统计局呵呵 2024-12-18 10:02
[求助] 综合怎么设置不进行时序优化，只做面积优化？	2441697316 2024-12-17	3497	harry_hust 2024-12-18 09:56
[求助] 求 smic 40 HV 的memory compiler	atlandis 2024-12-18	0352	atlandis 2024-12-18 09:07
[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 ...2 3 4 5 6..9	jlf521 2018-8-30	8432601	ztchan 2024-12-18 00:09
[原创] 三个月开发NVMe IP不是梦	xidianuser 2024-12-6	3923	xianuser 2024-12-17 23:29
[求助] Verilog 打拍对齐	icecola 2024-12-10	5968	夏尔 2024-12-17 16:29
[求助] verilog中task的格式问题	Arthurjlin 2021-2-20	96029	love_ee 2024-12-17 15:26
[求助] NIC400 remap配置方法	Liang_Xiaoqian 2024-11-29	5770	时常在坑爹 2024-12-17 09:40
[求助] spyglass stopfile 和 ignorefile, stop和ignoredu什么区别	sducut 2023-11-17	42031	sducut 2024-12-17 09:32
[求助] 关于spygalss的warning，STARC05-1.3.1.3 ...2	eexng 2023-3-4	139580	Hedtsssss 2024-12-16 22:40
[求助] verilog 实现Round robin 轮询算法 ...2 3	494693243 2019-12-3	2515922	cp1995 2024-12-16 20:14
[求助] vcs+xa混仿不收敛：warning：convergence failed for small step at xxx.xxxns. - [悬赏 100 信元资产]	931692159 2023-10-12	21527	931692159 2024-12-16 20:01
[求助] 求M52 相关资料	daxueliujisheng 2024-12-16	0364	daxueliujisheng 2024-12-16 16:20
[求助] 外部时钟初始态导致门控单元产生不定态，如何处理？	刘兴国 2024-12-12	8814	hxy2018 2024-12-16 14:31
dc综合出来的.area文件里的单位是什么？ ...2 3	sdwsh 2006-8-16	2226330	小兵# 2024-12-16 11:18
[讨论] 位宽的问题	scutlee 2024-12-11	2576	kk316 2024-12-15 21:24
[转贴] 数字FIR设计	gmei1981 2024-12-13	1624	Adam_ht 2024-12-15 18:42
[求助] 坛里的大侠，麻烦和谐一下quartus prime 19.1 standard	briank 2020-2-25	33388	minh123 2024-12-15 07:55
[原创] BT5.4 Release_Note	qianqian123 2024-1-20	61388	qianqian123 2024-12-15 00:12
[求助] VCS+Verdi仿真vivado工程 - [已解决]	QYiran 2024-10-30	6857	wangjunzl 2024-12-13 22:53
[原创] 一文让你轻松了解FPGA ...2	chdaj58 2023-11-10	101475	iekd111 2024-12-13 21:49
[转贴] diamond 破解license	tian10 2024-12-13	0535	tian10 2024-12-13 17:55
[原创] 针对sdf中timing check某些参数为负值及后仿时报vsim-3819 warning的分析	oceanwangchao 2021-3-2	84391	chiphomer 2024-12-13 17:41
[讨论] parameter可以这样定义吗？？	scutlee 2024-12-12	2464	flyger 2024-12-13 10:36

1 ... 12 13 14 151617 18 19 20 ... 885 / 885 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 30965|排名: 15

快速发帖

浏览过的版块

站长推荐 /2