数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 12 13 14 151617 18 19 20 ... 894 / 894 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 复旦大学开源芯片设计--H.265/HEVC Encoder IP Core V2.0 ...2 3 4 5 6..10	running13 2020-3-5	9135029	ilmkduse 2025-7-10 16:00
[求助] DC综合时，inout pad端口如何约束？ - [悬赏 200 信元资产]	Velsuked 2023-5-5	95526	wenidy 2025-7-10 14:14
[求助] 一个位宽超过32bit的信号复位直接给'd0会有问题吗？ ...2	隔壁小吴 2025-7-1	131371	CHN_LJF 2025-7-10 09:11
[求助] VHDL可以直接定义浮点数或定点小数？verilog不行吧？	haxy 2016-3-29	58754	知止233 2025-7-9 16:18
[求助] 关于create_generated_clock中get_pins的疑问 ...2 3	leijing 2018-9-6	2815059	desktop233 2025-7-9 15:04
[求助] 求ARM CMN 700，可购买可交换	WLZY 2024-9-13	1855	mxic2008 2025-7-9 11:39
[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 ...2 3 4 5 6..9	jlf521 2018-8-30	8537502	yuanwolf2008 2025-7-9 06:54
[求助] DWC_pcie_ctl_dm_reference & databook - [悬赏 100 信元资产]	彼岸之花 2024-3-4	43235	anovickis 2025-7-9 01:19
[调查] 用阻塞赋值还是非阻塞赋值描述组合逻辑？	kathywh 2020-8-6	75094	adonics1975 2025-7-8 15:44
[求助] 跑STA，报了时序违例，但是后端自己报不出来那条路径，哪里出问题了	2441697316 2025-6-18	2737	2441697316 2025-7-8 15:36
[转贴] KFX 与 EXSIM 7.0 版本激活	pony0 2025-7-8	0619	pony0 2025-7-8 10:55
[原创] HAPS80简介及使用方法	VearneLiu 2022-11-10	57247	MrKangXiang 2025-7-8 09:47
[原创] centos虚拟机运行VCS，编译很慢，而ubuntu下却很快。难道我要放弃centos？	flagabc 2024-8-31	33124	MrKangXiang 2025-7-8 09:41
[调查] dc_shell-t initialization error	h9f3 2019-3-14	14669	desktop233 2025-7-7 16:53
[资料] AXI3 AXI4 protocol巨详细分析，有助于准确理解协议 ...2 3 4 5 6..28	masaka_xlw 2016-9-14	27982306	luminate 2025-7-7 15:09
[原创] NVMe高速传输之摆脱XDMA设计14：NVMe初始化状态机设计	xianuser 2025-7-5	0657	xianuser 2025-7-5 17:04
[原创] NVMe高速传输之摆脱XDMA设计13:PCIe初始化状态机设计	xianuser 2025-7-5	0623	xianuser 2025-7-5 17:02
[转贴] 特权同学倾情奉献9G海量FPGA学习资料	goodbey155 2016-5-23	85955	Jeff1010 2025-7-5 10:52
[原创] XILINX GTX/GTP 使用小结 ...2 3	lucien_1986 2012-3-8	2418610	hdg 2025-7-5 10:51
[求助] 求助大神！xilinx的7 Series FPGAs在最终配置失败之后会清空Configuration Memory吗？	喻相得 2025-7-1	3650	mgc455 2025-7-4 15:12
[转贴] 想问下是否能直接查看design内部各个模块的power group功耗	nic23 2025-7-3	1547	Patrick0809 2025-7-3 10:53
[其它] dhi Mike zero / mke+ /west 2023 /2025	pony0 2025-7-2	11178	zhangshiwei 2025-7-3 10:00
[原创] NVMe高速传输之摆脱XDMA设计11: 性能监测寄存器设计	xidianuser 2025-7-2	1603	zhangshiwei 2025-7-3 09:53
[转贴] CYMCAP 9.0 最新	pony0 2025-7-2	0849	pony0 2025-7-2 21:30
[原创] NVMe高速传输之摆脱XDMA设计10之DMA控制单元设计	xidianuser 2025-7-2	0520	xidianuser 2025-7-2 17:52
[资料] nord flash操作注意事项及M25P32手册	xf2016 2025-7-2	0534	xf2016 2025-7-2 15:57
[原创] NVMe高速传输之摆脱XDMA设计9之队列控制单元设计	xidianuser 2025-7-1	0494	xidianuser 2025-7-1 10:28
[原创] NVMe高速传输之摆脱XDMA设计8之初始化控制单元设计	xidianuser 2025-7-1	0600	xidianuser 2025-7-1 10:26
[原创] NVMe高速传输之摆脱XDMA设计6之系统架构设计	xianuser 2025-6-29	2855	芯电图 2025-6-30 20:34
[调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市 ...2 3 4 5	senasdf 2022-7-19	4330708	senasdf 2025-6-30 13:45
[原创] NVMe高速传输之摆脱XDMA设计7之系统控制模块设计	xianuser 2025-6-29	2669	andersondon 2025-6-30 12:30
[求助] 想问下为何把时钟网络设置为了非IDEAL，在经过clkbuf后依旧没有延迟信息？	nic23 2025-6-27	3687	nic23 2025-6-30 11:40
[资料] 求TSMC E-N7/N5/N3 design rule	不学习浑身难受 2025-6-17	3926	不学习浑身难受 2025-6-29 21:52
[求助] 寻找serdes算法工程师	bjbk 2025-6-28	0668	bjbk 2025-6-28 23:22
[求助] 数字版图绘制求助	A3ana 2025-6-10	3818	A3ana 2025-6-28 16:41

1 ... 12 13 14 151617 18 19 20 ... 894 / 894 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

快速发帖

站长推荐 /2