EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31180|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 12 13 14 151617 18 19 20 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] nvme 开发基础PCIe下	xianuser 2025-5-18	0727	xianuser 2025-5-18 11:51
[原创] NVMe协议之AXI总线	xianuser 2025-5-17	1618	xianuser 2025-5-17 15:00
[原创] nvme 开发基础PCIe上	xianuser 2025-5-17	1693	xianuser 2025-5-17 14:59
[求助] PrimePower中运行read_verilog命令时，报错Command ' read_verilog' is disabled	rain3 2024-6-7	41204	tracy6969 2025-5-17 12:22
[求助] 什么是温度计码【已解决】 ...2	wlyj000 2012-3-17	1225151	penghe666 2025-5-17 10:05
[资料] Verilog代码，包含IIC，VGA，sram，smi接口等 ...2 3 4 5 6..24	qjx10999 2016-8-25	23570643	ELDO 2025-5-17 09:47
[求助] Formality 验证 standcell 电源地出现undriven	教父 2017-5-24	45069	九九一十八 2025-5-16 18:36
[讨论] 三态门可以这么写吗	scutlee 2025-4-15	2694	Patrick0809 2025-5-16 13:57
[原创] NVMe协议分析之指令提交与完成机制	xianuser 2025-5-15	0524	xianuser 2025-5-15 23:52
[资料] AMBA总线协议汇总	fengzhiyong123 2021-9-15	22689	ic886 2025-5-15 18:35
最近小作：Verilog版的dpll ...2 3 4 5 6..7	guanfree 2003-9-1	6735193	yjfzzz 2025-5-15 14:59
[资料] 【2016-Apr/May】Military Embedded systems ...2	子幽墨雨 2016-6-20	167890	keenboyee 2025-5-15 11:54
[原创] Verilog基本电路设计之一（单bit跨时钟域同步）精华3 ...2 3 4 5 6..14	杰克淡定 2016-6-15	131107853	Ali0617 2025-5-15 11:05
[原创] PCIE 软核，打破Xilinx 硬PCIE不足限制 ...2	quenii 2022-5-9	156573	samoozhou 2025-5-15 10:32
[求助] Fractional Cell 是什么?会影响pr吗	terryding 2025-5-15	0498	terryding 2025-5-15 03:46
[资料] 数字滤波器设计资料 ...2	wufeng233 2021-5-12	164888	lutherliu 2025-5-14 16:40
[讨论] 大位宽的乘法和除法	scutlee 2025-4-19	71024	forlogic 2025-5-14 16:36
[求助] DC UPF bias 問題	xin5858 2025-5-14	0419	xin5858 2025-5-14 14:36
[讨论] quartus中遇到的时钟约束问题	dylIClearner 2025-5-14	0403	dylIClearner 2025-5-14 00:02
[资料] FPGA VCU118开发板	zlguo 2025-5-12	1823	tinytera 2025-5-13 17:59
[求助] serdes发射机并串转换时钟架构全速和半速的区别，高速DFF，MUX顺序	模拟ic设计小白 2024-12-12	92589	hubffghvvg 2025-5-13 13:17
[求助] extra positional option '_sel13'	zhang113 2020-7-16	24555	200419 2025-5-12 20:27
[讨论] 你们用什么做电路设计呢？	liming_DE 2022-5-6	44963	kl_upc 2025-5-12 18:54
[求助] DC 中除了report_qor，怎么能看到组合逻辑级数	yimengxiaoyao 2025-5-9	1596	唐三彩骆驼 2025-5-12 08:40
[求助] Memory Compiler	小排骨 2025-4-16	1683	zhb9103 2025-5-11 09:03
[原创] NVMe控制器之架构讨论	xidianuser 2025-4-24	2789	xianuser 2025-5-10 22:23
[原创] NVMe控制器之接口模块设计	xianuser 2025-5-10	0593	xianuser 2025-5-10 22:21
coding style资料下载,免费！ ...2 3 4 5	coland 2008-5-17	4716050	ZhengQC 2025-5-9 20:52
[原创] 求LBIST完整流程	myakk 2024-8-9	21189	wuenj 2025-5-9 15:38
[求助] 求芯原VIP9000 NPU	bloodyqiang 2025-3-7	31122	ZhengQC 2025-5-9 15:03
[原创] soc集成的时候含有vhdl代码文件，vcs编译报错	xike2002 2025-5-8	2534	H40 2025-5-9 07:57
[原创] （瑞萨科技，群马大学)-松浦龙司ADC论文集	Wanye_guo 2019-12-24	72781	igolaps 2025-5-8 17:22
[求助] DC 综合 marco的DB output 端口被优化	yimengxiaoyao 2025-5-7	2589	yimengxiaoyao 2025-5-8 16:54
[求助] 关于图像3x3矩阵的图像处理问题	zdh1481 2025-4-18	4850	184255 2025-5-8 10:28
[原创] 芯片内部数字逻辑各模块，组建I2C总线的方式通信？	007无敌 2025-5-5	4823	zsftm 2025-5-8 09:30

1 ... 12 13 14 151617 18 19 20 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31180|排名: 5

快速发帖

浏览过的版块

站长推荐 /1