数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 20 |主题: 31326|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 12 13 14 151617 18 19 20 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 除频电路时序问题 - [悬赏 100 信元资产]	xueyou9469 2025-3-4	31574	kilua516 2025-8-8 10:05
大家用什么画图工具？ ...2 3 4 5 6	ailone 2008-12-12	5728277	kilua516 2025-8-8 09:53
[求助] 求个文献 Lattice Basis Reduction: An Introduction to the LLL Algorithm and Its Applications - [已解决]	snq31418 2025-8-8	2602	snq31418 2025-8-8 09:40
[原创] RDMA over RoCE V2设计2：设计构思	xidianuser 2025-7-15	3943	xidianuser 2025-8-7 19:20
[求助] DFT中扫描链的插入而引入的测试端口是自己加上去的还是自动加上去的呢？ ...2 3 4	sages 2012-8-6	3322391	lvfinn 2025-8-7 15:40
[原创] SoC中的IO模块设计 pinpad design in soc ...2 3	sandyhan 2014-3-19	2915498	Lavender888 2025-8-7 09:50
[资料] FPGA笔试题及答案总结 ...2	zxopenwgb 2016-10-18	126004	andersondon 2025-8-6 10:53
[求助] LPDDR5X速率和频比的问题 - [悬赏 10 信元资产]	briantmali 2025-7-14	91063	444903935 2025-8-5 17:16
[求助] formality发现无法match	851018986 2025-8-5	2517	851018986 2025-8-5 16:14
[求助] snapshot does not exit问题 - [悬赏 10 信元资产]	janexuechan 2024-7-9	41842	潇湘剑客 2025-8-4 15:01
[讨论] 综合过程中，register有哪些情况会被优化掉？	DCraneee 2025-8-4	0485	DCraneee 2025-8-4 13:17
[原创] NVMe高速传输之摆脱XDMA设计25：UVM验证	xidianuser 2025-7-31	1635	xidianuser 2025-8-4 11:58
[原创] NVMe高速传输之摆脱XDMA设计24：TLP读处理优化	xianuser 2025-7-30	1572	xidianuser 2025-8-4 11:57
[求助] 综合过程中Register优化有哪些情况？ - [悬赏 20 信元资产]	DCraneee 2025-8-4	0567	DCraneee 2025-8-4 10:52
常用行业软件License设置方法(转载) ...2	johnli330 2009-9-12	1411504	勤奋的胖蜜蜂 2025-8-3 08:42
[求助] 如何看一个register的fanin cone和fanout cone呢？	DCraneee 2025-7-31	2635	zjxxyy 2025-8-2 10:41
[求助] 逻辑综合问题 - [悬赏 50 信元资产] ...2	新手上路哈哈哈 2025-7-30	161603	zjxxyy 2025-8-2 10:37
[求助] 如何使用 cadence自带的 adc_dnl_8bit 测量 DNL ...2	microrh 2015-5-19	1613969	TOPEEP108 2025-8-1 10:19
[求助] 已有CentOS系统下Synopsys DC工具，求会安装TSMC 28nm工艺库，有偿	ICerRan 2025-7-25	2735	Challensys 2025-7-31 16:41
[求助] 安装Vivado2015.4，解压后点击xsetup.exe没反应，怎么办？ - [已解决]	yongbinguo 2017-2-20	68220	SoarSoar 2025-7-31 13:52
[求助] 带复位端的D触发器设计	wstudouoooooo 2025-7-29	6897	YZX408 2025-7-30 19:30
[求助] PT分析output的clock network delay为什么是零？？ ...2	fxty 2016-1-18	106272	imadam 2025-7-30 17:49
[原创] NVMe高速传输之摆脱XDMA设计23：PCIe的TLP读处理	xianuser 2025-7-30	0512	xianuser 2025-7-30 10:56
[原创] NVMe高速传输之摆脱XDMA设计22： PCIe应答模块设计	xianuser 2025-7-30	0550	xianuser 2025-7-30 10:55
[求助] 跑ATPG报了error R24：Unable to infer output of chain 2 for unload compressor	2441697316 2025-7-18	2602	2441697316 2025-7-29 14:46
[求助] 请教关于SPI的问题 ...2	TomPaul 2011-3-2	189086	hasea 2025-7-29 09:57
[资料] 全套EDA虚拟机 ...2 3	燕南飞 2019-11-2	2914917	nurel 2025-7-29 06:14
[求助] axi中outstanding的值应该依据什么来设置值 ...2	caren 2020-8-3	1516817	Lvxf 2025-7-28 22:23
[原创] NVMe高速传输之摆脱XDMA设计17：队列管理模块设计（下）	xianuser 2025-7-28	0565	xianuser 2025-7-28 20:25
[讨论] vivado综合的资源使用量特别小	scutlee 2024-7-2	92373	pengzhang 2025-7-28 12:05
[求助] Gvim如何输入中文	时间在走人在变 2025-7-25	1644	flyger 2025-7-28 10:23
[求助] 求助大佬们，反相器delay问题	alldying 2025-7-27	0678	alldying 2025-7-27 22:42
Quartusii8.1 和 ISE10.1自带的 IP Core破解方法 ...2 3 4 5 6..8	iamlaomeng 2009-7-2	7339633	qiao982 2025-7-27 22:41
[原创] NVMe高速传输之摆脱XDMA设计16：队列管理模块设计（上）	xianuser 2025-7-27	0556	xianuser 2025-7-27 17:32
VerilogHDL实用教程	mafia 2008-6-4	12287	ileecy 2025-7-27 10:54

1 ... 12 13 14 151617 18 19 20 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 20 |主题: 31326|排名: 5

快速发帖

浏览过的版块

站长推荐 /1