设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (154) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30736|排名: 15 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 如何约束异步复位端口？ xylimm 2024-6-28 3896 upsidedown 2024-9-13 16:09
[求助] 求dw_iip_DWC_hbmx_ctrl IP，可购买可交换 WLZY 2024-9-13 0349 WLZY 2024-9-13 10:25
[求助] 求ARM CMN 700，可购买可交换 WLZY 2024-9-13 0292 WLZY 2024-9-13 10:07
[求助] Cadence Nc-Verilog attach_img s20090200 2019-12-31 22692 westdoor 2024-9-13 09:26
求助~~调整trimming电阻的方法 夏沙 2007-5-16 74916 ZixunWang 2024-9-13 03:29
[资料] SDIO 3.0协议文档 attachment bkhzw6 2024-9-12 0324 bkhzw6 2024-9-12 19:23
[原创] WIN下使用Synopsys docker使用指南 attach_img 空白MAX 2021-10-10 64919 ricvadim 2024-9-12 18:58
[求助] 求IEEE1149.1 JTAG协议中文版  ...2 lvmingfiona 2013-1-2 1311439 Wissy 2024-9-12 16:37
悬赏 [求助] 关于iso使能有效，但是信号未被隔离，添加了波形描述，请大佬帮忙看看 - [悬赏 100 信元资产] SGengiant 2024-9-12 2362 SGengiant 2024-9-12 13:47
[求助] VIVADO布线求助 2737334429 2024-9-12 0321 2737334429 2024-9-12 11:39
[求助] modelsim 6.2b版本中的transcript窗口被我弄没了，找不到了 kuailexiari 2012-8-27 87847 风起天寒 2024-9-12 09:35
[求助] Formality: DFF0, DFF0X yuanpin318 2024-9-10 41042 yuanpin318 2024-9-11 18:15
[讨论] 2024~现在数字设计哪个方向更有前途一些~ 无夕之风 2024-9-6 74095 IC_Mu 2024-9-11 17:41
[原创] 模拟深似海，切不可故步自封，井底之蛙 中单一打九 2024-8-7 3954 hebut_wolf 2024-9-11 15:04
悬赏 [求助] 差分时钟及PLL输出时钟约束 - [已解决] Rainbowdawn 2024-9-10 2927 Rainbowdawn 2024-9-11 10:02
投票 [讨论] 讨论一下xilinx vivado使用版本情况，尤其是使用Model Composer 和 System Genera的 kl_upc 2024-9-10 0646 kl_upc 2024-9-11 09:12
[原创] ADC7606代码verilog版 attachment  ...2 xianrenwang 2017-5-13 196394 finelei2002 2024-9-10 15:46
关于Sigma-Delta ADC 抽取滤波器的问题  ...2 wqy1985 2009-5-5 139284 txlm 2024-9-10 09:23
[求助] 求一个vivado的IEEE1735 v2 encryption license  ...23 yangyuf 2017-10-14 2311374 刘小牛 2024-9-9 17:38
悬赏 [求助] 能用于Verilog的BCH码编解码算法 - [悬赏 50 信元资产] QYiran 2024-9-9 0335 QYiran 2024-9-9 15:40
[求助] 差分时钟及PLL输出时钟约束 新人帖 Rainbowdawn 2024-9-9 0434 Rainbowdawn 2024-9-9 14:53
[讨论] 1万个200bit怎么找出相同的数？？ scutlee 2024-9-4 51540 xhopo 2024-9-9 10:04
[求助] 求助，有关于modelsim2022.2的破解学习 新人帖 wwdg 2024-7-24 1444 yaojiangyu 2024-9-9 09:47
[原创] T22ULL/28NM GPIO ANALOG IO Design joeount 2024-9-8 0398 joeount 2024-9-8 10:33
[原创] modelsim error：module “XXXX“ is not defined Error loading design 新人帖 attach_img xlp 2024-9-7 0262 xlp 2024-9-7 15:34
[求助] xcelium仿真RISC-V运行函数printf embeddedkernal 2024-8-25 3502 embeddedkernal 2024-9-7 13:41
[求助] Formality卡在99 kvinkin 2024-9-3 11094 my2817 2024-9-7 12:34
[求助] fork join的仿真问题 nullptr 2024-9-5 41454 nullptr 2024-9-6 18:00
[讨论] 请教关于数字IC工作频率的问题 Vincent9794 2024-8-20 11298 mailforreg1 2024-9-6 17:22
[求助] 求：非阻塞赋值没有延时或只有半个周期延时，这是什么原因造成的？ attachment  ...2 1027199631 2017-3-18 105046 苦学僧 2024-9-6 16:11
[求助] ASIC和FPGA设计中Verilog语言风格的区别 新人帖 jinghew0 2024-8-31 51822 jinghew0 2024-9-6 16:02
[求助] 请各位大佬看看这个sdf反标得错误是啥原因！ attach_img liujw23 2024-9-6 42672 liujw23 2024-9-6 13:50
[资料] 新一代高效视频编解码H265/HEVC原理、标准与实现 attachment  ...234 running13 2020-3-6 3716815 wythelin 2024-9-6 11:36
[求助] 后仿waive掉时序违例后是如何采样的？ 新人帖 BranJiang 2024-9-5 21213 mikyli 2024-9-6 10:47
[讨论] 关于奇数分频50%占空比的分频器的SDC时钟约束 任大大 2024-8-21 61919 Blando 2024-9-6 10:09
下一页 »
1 ...121314151617181920... 879下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 03:09 , Processed in 0.021059 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块