Cortex-M0 cortexm0ds_logic reset

fangyou123

使用Cortex-M0 MCU进行设计时，cortexm0ds_logic这个模块本身很多寄存器是没有复位信号的，在前仿时这些寄存器的初始值为x，但会被前一级寄存器的值覆盖为稳定值，可以仿真成功；在使用综合后的网表进行仿真时（做完后端pr以及pt后结果也一样），这些寄存器的值还没来得及被覆盖就向下传递，导致x态传播，仿真失败。尝试过将所有寄存器加上复位信号，可以解决此问题，使用综合后的网表然后设置nospecify，就可以仿真通过。虽然这样可以解决，但是总感觉arm得代码肯定没问题，不需要加上这些reset，是综合时哪些地方没有设置到吗？还是说rtl有需要改进的地方？