faltten SDC对于前端来说怎么获得呢？

Bealan

flatten sdc 主要是将 block sdc 中的 clock 定义，clock 关系，exception constraints 集成到 top sdc 中；
1. block sdc，如有 create clock，集成到 top sdc 时，需要全部拿掉；
2. block sdc，如有 generated clock，其 master clock 和 master source 需要映射到 top sdc 中的 clock 上；
3. block sdc，generated clock 的同异步关系在 top sdc 中写清楚；
4. block sdc，有 exception constraints，集成到 top sdc 时，需要加上 top netlist 看到的 hier 层次；

communicator

子模块先综合，这样顶层综合的时候工具优化的空间小了，是不是对于面积和timing都不利

communicator

子模块先综合，这样顶层综合的时候工具优化的空间小了，是不是对于面积和timing都不利