恕我愚笨，确实没琢磨明白DC里的DRC约束为什么要那么设置。

北风1号

Love24 发表于 2022-6-30 18:14
这里可能是只是他描述的问题，未必是错的，毕竟output pin出来之后连的是input pin，建议还是直接看官方 ...

您好，我刚刚反了一下手册，找到了这两段话。我觉得我给您发的那个例子好像是可以那么写的。就是我可以设置input port的max_capacitance，然后其实约束的不是说“输入端口的最大驱动电容（这样说本来就有问题）”，应该约束的是：input端口对应的内部电容的最大值。而“set_max_capcitance  [get_designs]”就是对design内所有的端口都是应用这一套。我是这么理解的哈，您咋看？

（对对对 顺便请教您一个问题，就是在DC的时候，您的reset引脚一般是怎么设置的呀？ideal net还是啥呢？我正在翻书ing哈哈正好问问）

Love24

北风1号 发表于 2022-6-30 19:21
您好，我刚刚反了一下手册，找到了这两段话。我觉得我给您发的那个例子好像是可以那么写的。就是我可以设 ...

抱歉，我之前看手册时没看完全，上述回复有些问题，确切说set_max_capacitance描述的是负载电容，对于output pin比较容易理解，对于input port，就是其后级也就是某个模块的input pin前级的电容；复位无特殊要求时一般设置成ideal net就可以；

北风1号

Love24 发表于 2022-7-4 10:31
抱歉，我之前看手册时没看完全，上述回复有些问题，确切说set_max_capacitance描述的是负载电容，对于out ...

您好 我也是最近又看了看 我咋觉得这个max_capacitance只能设置在input端和design上，不能设置在output端口上....下面也是手册里的一段话，只是他写的是min_capacitance。那这样一来，其实我就在纠结：既然max_capacitance是应用于input端的，那output端是不是也得有一个对应的命令来设置他能驱动多少input端的capacitance呢？这个命令是啥...我不知道...不知道您是怎么理解的。

Love24

北风1号 发表于 2022-7-4 16:08
您好 我也是最近又看了看 我咋觉得这个max_capacitance只能设置在input端和design上，不能设置在output端 ...

手册里关于max_capacitance明确提到两处，一个是说用于output pin，另一处说：you can use the set_max_capacitance command to specify a capacitance value on input ports or designs，其实这个也能理解，负载电容，约束的是pin/port所连的net的电容，既然手册明确说了这两处，约束时简单起见就让该指令作用于整个design就行；

北风1号

Love24 发表于 2022-7-4 19:03
手册里关于max_capacitance明确提到两处，一个是说用于output pin，另一处说：you can use the set_max_c ...

您好 不好意思 我刚刚才看到。
我明白您说的意思了。我还想请教您的一点是：这个作用于整个design的意思是包括input、output在内的所有端口及其内部吗？那他手册里干嘛还写成“input ports or design ”...直接写个“design”不完了吗，干嘛还分开呢？

mrmx

Love24 发表于 2022-6-29 21:43
说说我的理解：
1、set_max_transition是设置设计里所有port/pin的转换时间的，set_input_transition，是设 ...

受教