在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 271|回复: 5

[求助] 在sdc中,主时钟声明了异步,生成时钟还需要声明嘛?

[复制链接]
发表于 5 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,如果一个芯片里面有两个时钟A和B,
A有生成时钟A1和A2,
B有生成时钟B1和B2,

A1有生成时钟A11,B1有生成时钟B11。
现在我用set_clock_group约束了A和B是异步的。
那我还需要再约束{A1 A2 A11}和{B1 B2 B11}是异步的嘛?
提前蟹蟹大佬们!
发表于 5 天前 | 显示全部楼层
group {A A1 A*}  group {B B1 B*}
发表于 5 天前 | 显示全部楼层
需要的
 楼主| 发表于 5 天前 | 显示全部楼层


确实,set_clock_group好像不能继承,每个时钟和生成时钟都要明确声明。
发表于 4 天前 | 显示全部楼层
这种问题你觉得怎么样才不会有歧义就咋样搞,坑定的说明出来比较好,尽量不要依赖工具的默认属性
发表于 前天 18:40 | 显示全部楼层
实际上生成时钟不会继承主时钟的大部分属性,比如设置的源延迟、网络延迟等,只是在设置成传播时钟后,会将主时钟到生成时钟的延迟作为生成时钟的源延迟罢了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 23:37 , Processed in 0.018414 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表