设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Xilinx高端FPGA PCIE3.0IP分析文档
123
返回列表 发新帖
楼主: TimChern

[原创] Xilinx高端FPGA PCIE3.0IP分析文档

[复制链接]
tongvip
发表于 2020-8-23 23:06:17 | 显示全部楼层
“The DMA/Bridge Subsystem for PCI Express core 产品仅支持 UltraScale+系列的FPGA 产品”，一看这句话就知道纯属胡说八道
回复 支持 反对

举报

方平罡
发表于 2020-8-26 16:00:57 | 显示全部楼层
多谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

dqwuf2020
发表于 2020-9-1 15:50:57 | 显示全部楼层
好东西啊，学习一下
回复 支持 反对

举报

totuwei
发表于 2021-9-5 20:41:49 | 显示全部楼层
thanks for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wisen
发表于 2021-9-6 17:41:36 | 显示全部楼层
谢谢分享~~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lsc超vip
发表于 2022-12-6 14:27:52 | 显示全部楼层
mark一下，总会用到的
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

418478935
发表于 2022-12-10 11:45:21 | 显示全部楼层
谢谢楼主了，
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

shawge2017
发表于 2022-12-27 10:23:34 | 显示全部楼层
谢谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

heningbo
发表于 2022-12-28 10:41:15 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Electron_tube
发表于 2024-6-3 19:16:19 | 显示全部楼层
thanks
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 01:08 , Processed in 0.021301 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表