想问下为何把时钟网络设置为了非IDEAL，在经过clkbuf后依旧没有延迟信息？

nic23 · 发表于 7 天前

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

图2. ptpx的时序报告

登录/注册后可看大图

图3. 综合后的网表

已经将时钟网络设置为非理想了，并且在综合后的网表里面也显示已经插入了buf，为何在PTPX的门控时钟的时序分析中没有显示加入了buf的clock延时？
有无大神帮帮小白

2596784844 · 发表于 7 天前

set_propagated_clock

2596784844 · 发表于 7 天前

report timing的时候加上-path_type fullclockexpand选项看一下

nic23 · 发表于 4 天前

2596784844 发表于 2025-6-27 15:07
set_propagated_clock

感谢你的回答，在使用了这个参数后确实使得clkbuf的延时生效了，但我在使用了这个参数后将综合后的网表进行网表的功能仿真，对波形用ptpx进行功耗分析的时候发现clocknetwork的功耗低了许多，请问这是什么原因，是否跟Ideal network和propagated clock这两个参数本质是冲突的有关（我并没有使用反标文件，只是对网表进行功能验证)

登录/注册后可看大图

使用了IDEAL network 的clock

登录/注册后可看大图

使用了propagated clock的clock

[求助] 想问下为何把时钟网络设置为了非IDEAL，在经过clkbuf后依旧没有延迟信息？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1