手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
举报
hxy2018 发表于 2024-12-10 14:07 fpga内的clock资源是有限的,一般用pll去生成,或者分频的clock做convertion转到ce上,这样就减少了clock数 ...
john.jiang 发表于 2024-12-10 16:31 “分频的clock做convertion转到ce上” 这个具体是如何实现呀,大佬可以具体说下嘛 ...
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-3-30 22:17 , Processed in 0.016754 second(s), 7 queries , Gzip On, MemCached On.