EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31143|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 37 38 39 404142 43 44 45 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教DP、EDP接口协议中有没有定义时钟校正序列？	interfacer 2024-8-2	31041	1123189683 2024-8-2 14:51
[讨论] 假如FPGA的WNS是0.13ns，那么时序约束的时候是不是可以减少0.13ns呢	scutlee 2024-7-27	2829	纸鸢Ame 2024-8-2 14:42
[原创] 孩子都能学会的FPGA：第四课——组合逻辑和时序逻辑	chdaj58 2023-11-20	31705	sajes2013 2024-8-2 13:56
[求助] AXI 一致性模型	dreamer21 2024-8-1	2861	dreamer21 2024-8-2 12:44
[求助] VCS 2020.12版本安装	Jackyanguan 2024-5-28	2990	Jackyanguan 2024-8-1 19:05
[求助] design compile 的 compile_ultra 指令	jswon 2011-6-9	514728	小白一枚啊 2024-8-1 16:30
[求助] 麻烦帮忙下载一个opencore的项目 - [已解决]	ilmkduse 2024-7-29	21134	tapas 2024-8-1 16:25
[求助] verdi软件使用，波形背景颜色 ...2 3 4 5	9065574912 2014-12-22	4826474	Xunuoo 2024-8-1 13:38
[讨论] clock gate 加一个scan mode有什么用？？	scutlee 2024-7-30	3912	zero_0 2024-8-1 11:25
[求助] QuartusⅡ综合将复位信号识别成时钟信号	阿良良木翼 2024-8-1	0704	阿良良木翼 2024-8-1 10:18
[转贴] visio waveform	V-V 2023-7-5	42152	nguyenvietthi 2024-8-1 10:09
[求助] IC设计到底用systemverilog还是Verilog	rocsman 2024-7-26	51635	silent_speak 2024-8-1 08:52
[求助] 如何合理编写DC的约束文件	时间在走人在变 2024-7-31	1891	kk2009 2024-8-1 00:43
[求助] 异步fifo中读写数据位宽不等	时间在走人在变 2024-7-24	71707	时间在走人在变 2024-7-31 16:28
[原创] 关于NVIDIA的智能模块NVDLA（深度学习加速器） ...2 3 4	CKlover 2018-3-8	3820993	烈烈风中 2024-7-31 15:51
[讨论] 异步FIFO使用格雷码作为地址的可行性	xylimm 2024-6-10	61308	古月水中 2024-7-31 11:31
【zhanghe】【挑战笔记1】之CRC循环冗余校验的原理与算法精华1	zhanghe901126 2014-6-26	98478	soelife 2024-7-31 11:12
[求助] 利用conformal做ECO，怎么保护SCAN chain？	bjzhaoxh77 2021-9-13	43385	zyr123 2024-7-30 17:24
[求助] 如何设计线性反馈移位寄存器(LFSR)	window_blinds 2017-10-17	716238	夏尔 2024-7-30 17:11
[讨论] 带上PLLmodel，仿真就很慢	scutlee 2024-7-30	0481	scutlee 2024-7-30 17:06
DC：set_clock_uncertainty问题 ...2	jackiexiuyi 2008-11-10	1923271	xbuilder 2024-7-30 15:56
[求助] 求解stm32时钟树clk选择分频问题	sktwo 2024-7-29	5993	sme-ic 2024-7-30 14:24
[求助] 各位大侠，谁有debussy5.49 pli.lib的源文件吗？	eetopuser 2021-1-11	11878	fanuq 2024-7-29 20:06
[讨论] fpga综合打开retiming？	scutlee 2024-7-26	1766	1123189683 2024-7-29 14:18
[求助] VCLP ISO_INST_INTERNAL warning	cyannn 2024-7-29	0458	cyannn 2024-7-29 13:35
[讨论] vivado error	scutlee 2024-7-28	1969	A1985 2024-7-29 09:45
[讨论] PLL的输出时钟应该怎么约束？？ ...2	scutlee 2024-6-13	152395	YIGANDAHEIQIANG 2024-7-28 09:51
[求助] 数字模块内部寄存器的最大size - [悬赏 30 信元资产]	GloriaMoran 2024-2-22	31463	rocsman 2024-7-26 22:44
[求助] 哪位大神能看下这个真值表	模拟小小学生 2024-7-26	0576	模拟小小学生 2024-7-26 21:14
[讨论] 如果是多die FPGA芯片，怎么避免某die拥塞呢？？	scutlee 2024-7-26	0614	scutlee 2024-7-26 16:47
[讨论] 布局拥塞会不会导致timing violation？？？	scutlee 2024-7-26	2930	scutlee 2024-7-26 16:15
[讨论] 芯片的POR	scutlee 2024-7-15	51721	gccywu 2024-7-26 15:40
[求助] RTL中能写延时”#“吗？	Wade_ 2024-7-23	31147	gccywu 2024-7-26 15:34
[讨论] 参数化设计能生成有优先级的arbiter吗？？	scutlee 2024-7-24	7954	harry_hust 2024-7-26 15:32
[讨论] vivado的timing violation	scutlee 2024-7-26	1900	daniil666 2024-7-26 15:31

1 ... 37 38 39 404142 43 44 45 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31143|排名: 11

快速发帖

浏览过的版块

站长推荐 /3