数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 40 41 42 434445 46 47 48 ... 894 / 894 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 可以用clock来做一些逻辑吗？？	scutlee 2024-8-9	61208	upsidedown 2024-9-3 15:11
[求助] 请问High-Performance Simulation Option无法打开的原因	调皮捣蛋 2023-4-12	12034	leonard30 2024-9-3 08:11
[其它] Stratix V FPGA闲置出售，咨询即送5G F-OFDM的verilog和matlab代码！！ ...2 3 4 5 6..12	myCollins 2016-1-8	11544035	15007001012 2024-9-2 19:16
[求助] 仿真器疑问	纸鸢Ame 2024-9-2	0673	纸鸢Ame 2024-9-2 16:51
[求助] AHB的slice	dreamer21 2024-9-2	0850	dreamer21 2024-9-2 16:38
[讨论] 关于芯片逆向设计的一些迷茫 ...2 3 4 5	IC.Michael 2015-5-4	4525822	upupgogo 2024-9-2 15:38
[讨论] 如何进行CRG设计？	IC.Michael 2019-4-1	35082	用户名无效 2024-9-2 10:50
[转贴] 国内主要的IP产商资料	zhanweisu33 2024-8-30	63365	icroad 2024-9-2 00:08
[讨论] 做DFT为什么要用mux选择不同得时钟啊？	scutlee 2024-8-7	41140	VII 2024-9-1 15:07
[求助] 求国内主要的IP产商资料	芯动先生 2024-8-30	01317	芯动先生 2024-8-30 17:39
[讨论] default value for import export task port are not supported	scutlee 2024-8-30	01298	scutlee 2024-8-30 11:23
[原创] Tessent Tutorial	dreamer180 2019-10-30	32991	sunshouhua 2024-8-29 23:13
[讨论] 传输门和三态门优缺点讨论	hehuachangkai 2023-10-28	43730	hsgl 2024-8-29 17:39
[求助] generator是否可综合？	sunshuo571116 2020-8-11	74437	jinghew0 2024-8-29 15:18
[求助] PCB连线漏连	时间在走人在变 2024-8-29	0949	时间在走人在变 2024-8-29 13:49
[求助] 西安IC设计	Tommy22333 2024-8-28	01411	Tommy22333 2024-8-28 17:05
[讨论] 假如有pin mux，怎么做时序约束？？	scutlee 2024-8-15	51485	Liang_Xiaoqian 2024-8-28 15:23
[调查] 大家在用xilinx的那个系列搞产品? ...2 3 4 5	jacksonzh 2011-12-28	4729836	周一 2024-8-28 14:58
[讨论] 关于US_8ths的设置	m8510a 2022-8-30	23202	shuxinglong 2024-8-27 14:15
[原创] SystemVerilog学习（2）：搭建学习环境 ...2	sivar 2010-12-5	1011743	Lchangjiang 2024-8-27 09:28
[原创] 时序约束	羽无芯 2021-1-9	14873	phenixsong 2024-8-26 20:18
[求助] synopsys dw pcie dma时序问题如何解决？	指点江山 2024-8-26	01202	指点江山 2024-8-26 16:10
[解决] 已解决	kyaaaa 2024-8-26	0634	kyaaaa 2024-8-26 13:55
[求助] 异步FIFO设计求助	时间在走人在变 2024-6-18	51293	A涂11 2024-8-26 13:40
[求助] spyglass AIPK	入迷 2022-8-1	12299	入迷 2024-8-25 13:54
[资料] 几种脚本语言学习资料 ...2	ICer新人 2022-4-7	176759	left2write 2024-8-24 22:04
[求助] 寻tsmc 16nm FFC工艺library以及16nm下的SRAM compiler ...2	tezhong 2018-10-22	116619	left2write 2024-8-24 21:38
[讨论] 免费EDA工具，免安装，仅限学习目的使用 ...2 3 4 5 6..9	iNostory 2018-10-3	8245984	left2write 2024-8-24 21:27
[求助] SMIC工艺安装 .SMIC_PDK_install命令输入后没有弹出金属选择，终端进入文本模式 - [悬赏 200 信元资产]	xiaoChen_123 2024-8-20	41395	xiaoChen_123 2024-8-24 16:28
[讨论] 用逻辑信号做reset，怎么约束？？	scutlee 2024-8-21	31097	scutlee 2024-8-23 16:44
[资料] Altera大学计划SD控制器源码	ffq513 2020-9-14	44005	Newstyle 2024-8-23 16:33
[求助] spyglass power报sglib里没有与门反相器等基础元件	cyannn 2024-8-23	1728	cyannn 2024-8-23 14:08
[求助] VCS在sim时对异步复位同步释放的寄存器报hold的violation问题，谢谢	IC牛马 2024-8-20	21176	IC牛马 2024-8-23 10:30
[求助] 关于Memory Compiler的Register File	sunbox98 2024-8-21	41204	sunbox98 2024-8-23 09:19
[讨论] 一直都不太明白Verilog不完整的if语句会产生锁存器，前辈筒子们杀进来。。 ...2 3	fkl523 2014-10-21	2613490	zdy66 2024-8-23 09:14

1 ... 40 41 42 434445 46 47 48 ... 894 / 894 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

快速发帖

浏览过的版块

站长推荐 /2