在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 为什么DMA内部寄存器会通过APB来写,而不直接通过AHB来写? cc95228 2018-11-17 95838 erwang 2024-8-9 23:36
[讨论] 请教各位大牛,为什么DFT流程中,我做了LBIST,测试覆盖率反而下降了 IC菜鸟无敌 2021-7-7 54475 myakk 2024-8-9 17:59
[原创] DC中常用脚本,并且每句的作用 ,用汉语标注  ...23456..10 graduate2010 2012-3-26 9032630 molise3 2024-8-9 14:54
[讨论] Timer有什么用呢?? scutlee 2024-8-6 71081 夏尔 2024-8-9 10:29
[求助] Memory compiler相关问题求助 新人帖 lybbill 2024-8-6 4981 zero_0 2024-8-8 10:17
[求助] 除了直接例化库里面的ICG之外rtl怎么写才能被工具综合成ICG? sktwo 2024-8-7 11067 温柔阴影 2024-8-7 16:38
[讨论] 芯片怎么用GPIO接受中断?? scutlee 2024-8-7 3986 yangshenzhen 2024-8-7 15:30
[原创] 孩子都能学会的FPGA:第五课——用计数器实现UART协议的发送模块 chdaj58 2023-11-20 21948 sajes2013 2024-8-7 15:26
[讨论] 啥是strap pin 啊?? scutlee 2024-8-7 0885 scutlee 2024-8-7 14:25
[转贴] e200 rtl running13 2020-8-28 63591 ic886 2024-8-7 13:04
[转贴] 蜂鸟书籍 running13 2020-8-28 43838 ic886 2024-8-7 13:00
[资料] REUSE_METHODOLOGY_MANUAL running13 2020-7-14 12756 ic886 2024-8-7 12:56
[资料] High Efficiency Video Coding  ...23 running13 2020-3-9 248936 ic886 2024-8-7 12:55
[原创] HEVC书籍推荐 新人帖 running13 2020-3-5 32702 ic886 2024-8-7 12:42
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题  ...23456..21 RainskyXiang 2010-9-17 209128228 苍天有井自来空 2024-8-6 22:34
[讨论] 加了断言会不会影响综合和后端??? scutlee 2024-8-5 2880 铭刻于心 2024-8-6 19:57
[求助] 能否用行波计数器实现分频电路 veo 2024-8-5 5997 lzhj21 2024-8-5 18:58
[讨论] MCU的timer有什么用?? scutlee 2024-8-5 31026 fhy420462303 2024-8-5 16:54
[讨论] 芯片外部的信号都要同步?? scutlee 2024-8-5 1973 fhy420462303 2024-8-5 16:48
[讨论] always实现组合逻辑.常用吗?  ...234 forlsy 2012-5-29 3719453 663211a 2024-8-5 13:44
[求助] 求 特权同学SF-HSC USB3.0+LVDS+FPGA开发套件 配套资料 zyfwh 2024-8-5 0758 zyfwh 2024-8-5 12:01
[讨论] debug mode scutlee 2024-8-5 0601 scutlee 2024-8-5 10:58
[求助] 谁有FPGA实现的TCP/IP和SMPTE 2110 IP核? 新人帖 一个昵称 2024-8-4 0597 一个昵称 2024-8-4 18:13
[求助] Spyglass Modular Schematic debug时如何返回上层电路 kaokao_ 2024-8-2 0585 kaokao_ 2024-8-2 16:13
[求助] 请教DP、EDP接口协议中有没有定义时钟校正序列? 新人帖 interfacer 2024-8-2 31204 1123189683 2024-8-2 14:51
[讨论] 假如FPGA的WNS是0.13ns,那么时序约束的时候是不是可以减少0.13ns呢 scutlee 2024-7-27 2946 纸鸢Ame 2024-8-2 14:42
[原创] 孩子都能学会的FPGA:第四课——组合逻辑和时序逻辑 chdaj58 2023-11-20 31912 sajes2013 2024-8-2 13:56
[求助] AXI 一致性模型 dreamer21 2024-8-1 2994 dreamer21 2024-8-2 12:44
[求助] VCS 2020.12版本安装 新人帖 Jackyanguan 2024-5-28 21144 Jackyanguan 2024-8-1 19:05
[求助] design compile 的 compile_ultra 指令 jswon 2011-6-9 514854 小白一枚啊 2024-8-1 16:30
[求助] 麻烦帮忙下载一个opencore的项目 新人帖 - [已解决] ilmkduse 2024-7-29 21319 tapas 2024-8-1 16:25
[求助] verdi软件使用,波形背景颜色  ...2345 9065574912 2014-12-22 4827333 Xunuoo 2024-8-1 13:38
[讨论] clock gate 加一个scan mode有什么用?? scutlee 2024-7-30 31027 zero_0 2024-8-1 11:25
[求助] QuartusⅡ综合将复位信号识别成时钟信号 新人帖 阿良良木翼 2024-8-1 0809 阿良良木翼 2024-8-1 10:18
[转贴] visio waveform V-V 2023-7-5 42316 nguyenvietthi 2024-8-1 10:09
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-30 07:48 , Processed in 0.015994 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块