EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31143|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 40 41 42 434445 46 47 48 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] spyglass读取一些仿真模型出错？？	scutlee 2024-7-12	0510	scutlee 2024-7-12 14:31
[讨论] vivado的file list有定义的变量怎么办？？	scutlee 2024-7-11	11177	janetchin 2024-7-12 13:58
[讨论] vivado综合一直卡在decloning instance	scutlee 2024-7-11	2850	scutlee 2024-7-12 10:57
[求助] 又来求助了。。LVDS输出没有电压	YYFFLLMMNN 2020-10-28	77084	hr117700 2024-7-12 09:26
[资料] 分享一些jesd204b和PCIe的资料 ...2	yif1878 2023-12-7	132914	sino_crane 2024-7-11 18:27
[求助] virtuoso 打印出波形，按住 shift+鼠标滚轮无法实现横轴缩放	soulermate 2024-6-5	31174	zwyu 2024-7-11 17:27
[讨论] 关于移位的操作	scutlee 2024-7-9	51118	liuguangxi 2024-7-11 13:32
[求助] GPIO输出	Blue_IC 2024-7-10	0640	Blue_IC 2024-7-10 15:25
[原创] 数字信号的FPGA实现	mxg1233 2024-7-5	31021	wufeng233 2024-7-9 17:20
[讨论] fifo的almost full，almost empty有用吗？？	scutlee 2024-7-4	21031	zjwsh001 2024-7-9 16:23
[求助] 改变分频器的输入时钟相位时，分频器中的触发器逻辑异常	leiyan18 2024-7-5	71123	leiyan18 2024-7-9 10:21
[讨论] vivado时钟的差分输入	scutlee 2024-7-5	1866	ee_wang7788 2024-7-9 09:39
[求助] 求教关于DC综合后仿真出现的问题	吴静生 2018-11-16	84968	mrmx 2024-7-8 11:06
[讨论] 买的IP需要做同步处理吗？异步复位同步释放需要吗？	scutlee 2024-7-8	0594	scutlee 2024-7-8 09:54
[转贴] 仿真分频器时遇到很奇怪的情况 - [悬赏 100 信元资产]	Mrikato 2024-7-7	0854	Mrikato 2024-7-7 20:22
[讨论] 资深芯片设计专家退休后会有单位返聘吗？	dqwuf2008 2024-7-5	91442	sunjimmy 2024-7-7 15:38
[资料] Cadence数字仿真工具Xcelium（xrun） ...2 3	诸葛小天 2020-12-3	2911413	embeddedkernal 2024-7-7 15:34
[转贴] nvme学习资料 ...2	沃尔曼 2020-3-19	1311216	maximusjenna 2024-7-6 16:54
[求助] VCS 编译Xilinx的secureip库 ...2 3	tangxij 2012-5-16	2123232	litterstrong 2024-7-6 11:21
[求助] 关于带UPF综合问题。 - [悬赏 200 信元资产] ...2	1339650739 2018-9-6	118156	逐末 2024-7-5 17:06
[原创] 好奇问下，核，会被逆向破解吗？ ...2 3	orientview 2022-11-7	239591	245595054 2024-7-5 11:29
[招聘] 内推！EMMC/UFS设计经验的数字IC招聘	einkingyw 2024-7-5	0967	einkingyw 2024-7-5 10:17
[资料] 感觉较为好的verilog入门读物，跟着学习练习的话很快就会有一定的基础。 ...2	同言同语 2020-11-11	116549	ic886 2024-7-4 21:36
[求助] 请教各位大神为啥cadence仿真结束后仿真不出图一直是一片黑，仿真可以完成呀？	大容子 2024-7-4	21191	大容子 2024-7-4 20:40
[原创] genus 无法编译function 函数	iatach 2024-7-4	0768	iatach 2024-7-4 15:14
[求助] 求助各位大神为何我在数模联合仿真时仿真一直在一个时间点循环？	大容子 2024-7-3	3970	nine_days 2024-7-4 14:46
[求助] 有arteries NOC的文档不？？ - [悬赏 20 信元资产]	scutlee 2024-7-4	0644	scutlee 2024-7-4 14:43
[转贴] [经验] FPGA真的很难学吗？ ...2 3	orihard1 2018-12-20	2611892	田一恬 2024-7-4 10:51
[求助] VCS编译出错	时间在走人在变 2024-7-3	2796	时间在走人在变 2024-7-4 10:16
[求助] VCS & Gvim使用疑问	时间在走人在变 2024-7-3	41046	时间在走人在变 2024-7-4 10:15
[资料] VCS makefile脚本介绍 ...2 3 4 5 6..7	yy00668 2016-9-10	6529183	mylihua 2024-7-4 01:44
[求助] synopsys家的mipi host ip的IPI接口定义	吕归尘 2024-7-3	01040	吕归尘 2024-7-3 16:29
[求助] 逻辑综合求助 - [悬赏 20 信元资产]	新手上路哈哈哈 2024-7-3	1917	新手上路哈哈哈 2024-7-3 13:35
[原创] RobustVerilog parser 在win7 不好用 ...2 3	wide_road 2013-10-12	2112450	无一xbd 2024-7-3 09:29
[求助] SRAM功耗测试	380846607 2024-6-21	1899	OATN4F 2024-7-2 17:29

1 ... 40 41 42 434445 46 47 48 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31143|排名: 11

快速发帖

浏览过的版块

站长推荐 /1