EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31114|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 40 41 42 434445 46 47 48 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助调试FPGA挂载NVME调试问题	soul42667100 2024-6-14	2911	soul42667100 2024-6-28 10:05
[求助] 有关report_lib 问题 ...2	金角大王G 2020-12-23	154232	yerik.cui 2024-6-28 09:37
[求助] 关于ram效率与大数据需求情况的求解	关东煮游泳 2024-6-25	4817	关东煮游泳 2024-6-27 11:14
[求助] C910代码结构求助	dreamer21 2024-6-26	1887	mfkiwl 2024-6-27 03:53
[求助] 如何通过spectre仿网表	Shaoxilong 2024-6-24	21567	Shaoxilong 2024-6-26 20:30
[求助] 求助，tessent的mbist流程如何使用vcs仿真	Mark_Iain 2024-6-26	0703	Mark_Iain 2024-6-26 17:58
[求助] 写eMMC块时，dat[0]线返回“101”CRC校验错误，可能是什么原因呢？	fkl523 2016-11-9	64897	芝麻糊 2024-6-26 17:51
[求助] 门控时钟时序约束的疑问	lzhj21 2024-6-20	41132	lzhj21 2024-6-26 17:19
[讨论] C910 AXI2AHB桥	dreamer21 2024-6-19	4946	dreamer21 2024-6-26 16:35
[原创] 【每日一题】一起学Verilog ...2 3	ic7x24 2018-12-30	2117891	辰小辰 2024-6-26 08:02
[求助] AHB error响应	dreamer21 2024-6-25	2765	dreamer21 2024-6-25 22:00
[求助] 请教一下仿真中有多个timescale时VCS到底是怎么处理的 ...2	orlye 2012-7-18	1219191	mxsuoxin 2024-6-25 19:39
[讨论] clock gate 的 enable 信号需要同步吗？？	scutlee 2024-5-15	31093	xdwlian 2024-6-25 16:20
[讨论] 有关define_name_rules的使用	金角大王G 2021-1-27	23316	金角大王G 2024-6-25 15:08
[原创] 孩子都能学会的FPGA：第十五课——不同频率正弦波的叠加	chdaj58 2023-11-29	12313	ic886 2024-6-25 13:53
[原创] 孩子都能学会的FPGA：第十四课——FPGA的乒乓操作	chdaj58 2023-11-28	22611	ic886 2024-6-25 13:51
[原创] 孩子都能学会的FPGA：第十三课——利用ROM缓存实现DDS发送器	chdaj58 2023-11-27	11646	ic886 2024-6-25 13:50
[原创] 孩子都能学会的FPGA：第十二课——利用内存产生正弦波	chdaj58 2023-11-27	31849	ic886 2024-6-25 13:48
[原创] 孩子都能学会的FPGA：第三课——阻塞赋值和非阻塞赋值	chdaj58 2023-11-17	11646	ic886 2024-6-25 13:35
[资料] tigervnc，centos6.9，包括客户端服务器端安装版本 ...2	guan6115 2021-4-13	125508	conrad520 2024-6-25 12:42
[讨论] FPGA分配引脚和时序约束	scutlee 2024-6-19	5841	mfkiwl 2024-6-24 20:01
[原创] 基于sparten6的数码管实验总结及源码	qinzhanao 2015-1-14	32124	ic886 2024-6-24 17:59
[求助] 网表仿真，cell的表现不符合真值表描述，求助！！！ - [已解决]	puerlike 2024-6-19	71311	harry_hust 2024-6-24 10:06
[讨论] AXI蝴蝶结死锁	dreamer21 2024-6-21	01400	dreamer21 2024-6-21 20:14
[求助] 关于异步复位、同步释放的问题 ...2 3	youbiandeni 2013-10-28	2515142	hodor 2024-6-21 18:17
Design Compiler有命令报出整个设计的全部cell的个数吗?	aluzi 2004-9-20	97388	jeannyhuang 2024-6-21 08:27
[求助] 求助串并转换电路分析	djjianer 2024-6-20	0815	djjianer 2024-6-20 17:31
[求助] liberate	fangwang85 2024-6-20	0678	fangwang85 2024-6-20 14:53
[讨论] 正在做一个DSP+FGPA协议接口，大家给点建议	expoed 2016-8-19	74056	yangxiaolanhi 2024-6-20 14:25
[求助] spyglass识别不了在.v文件里的buffer等模块应该怎么办 - [已解决]	tdtlsh 2024-6-19	2879	tdtlsh 2024-6-20 14:22
[求助] xilinx的BRAM使用	zhang_cc 2024-6-14	2976	zhang_cc 2024-6-20 00:17
[求助] MIPI DPHY半双工带宽	pds懒洋洋 2024-6-14	41033	pds懒洋洋 2024-6-19 22:37
[讨论] 关于S家AXI VIP的疑问（协议检查）	dreamer21 2024-6-19	21057	dreamer21 2024-6-19 20:11
[求助] 求 papers	kk2009 2024-3-28	31167	igolaps 2024-6-19 19:42
[求助] 求IEEE paper	kk2009 2024-3-22	51285	igolaps 2024-6-19 19:41

1 ... 40 41 42 434445 46 47 48 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31114|排名: 6

快速发帖

浏览过的版块

站长推荐 /1