在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 如何自动对异步fifo进行功能验证? 钢铁孙 2017-4-4 54328 亮晶晶~ 2024-4-13 16:29
[求助] 数字芯片新工艺评估流程 新人帖 zhx_sm 2023-2-6 21773 FrozenlipX 2024-4-12 15:54
[求助] 求助实现一个公式的计算 attach_img yl_070 2024-4-12 21014 yl_070 2024-4-12 14:38
[讨论] 每个RTL文件都要加timescale吗? scutlee 2024-4-10 31047 kk2009 2024-4-12 13:05
[资料] Code:The Hidden Language of Computer Hardware,2nd ed @2023 attach_img  ...2 2046 2022-11-11 194229 alenanderson 2024-4-11 22:13
[求助] 请教各位,verdi波形查看,打开波形后部分信号是NF  ...2 kdfeifeng 2018-4-19 1426902 wanhlin 2024-4-11 17:38
[原创] 用物联流量卡的监控器能改变移动流量卡吗 attach_img 我威keniukaka 2024-4-11 0864 我威keniukaka 2024-4-11 17:38
[求助] questasim仿真时选择simulate without optimization报错 fuxiaolicaicai 2020-5-11 54754 Zel 2024-4-11 17:00
[求助] 逻辑综合产生的Timing 和 Cell报告中的属性是什么意思? attach_img Wade_ 2024-4-11 0770 Wade_ 2024-4-11 16:36
[讨论] 做矿机芯片的好跳槽么??  ...2 scutlee 2024-3-17 101780 scutlee 2024-4-11 13:58
[讨论] 弄错 新人帖 jy7 2024-4-11 0736 jy7 2024-4-11 12:01
[讨论] 一组bus的很多根线一起引到芯片外部,如何保证延时一样呢?? scutlee 2024-2-23 41042 丰少 2024-4-11 11:33
[求助] USB3.0协议中,传输的burst size是什么意思呢 ICer_178 2024-3-13 71322 ll_uestc 2024-4-11 10:15
[资料] 北京交通大学2021数字集成电路设计课件 attachment  ...2 SUHOZhang 2022-3-1 185441 cmmjava 2024-4-11 02:33
[原创] 抛砖引玉,同步器(三) attach_img digest immonster 2012-12-24 77612 小鸟探戈 2024-4-9 17:32
[原创] Verilog语法精粹  ...234 johnny1209 2012-3-18 3124532 free_dreamer 2024-4-9 16:42
[求助] 咨询.18工艺下IO PAD对输入时钟频率大小的要求 attach_img  ...23 agumonx 2021-8-4 279315 我要去NV數位 2024-4-8 18:11
[原创] 寻找数字IC设计的小伙伴 stellavip 2024-4-1 21063 yjfzzz 2024-4-8 17:53
请问designware 怎么在fpga上应用? attach_img  ...2345 sylkyo 2008-6-3 4120071 heidong123 2024-4-8 17:52
[求助] DC综合时时序约束 get_pins data_reg/D找不到,但是在compile_ultra之后可以找到,请大神指点这....  ...2 yuming_ziyi 2022-12-16 145365 ahzhangyq 2024-4-8 17:21
[求助] PCIe上电配置内存空间问题 neXtime 2024-4-8 2861 neXtime 2024-4-8 16:51
[求助] 学习IC有没有什么好的入门资料 dreamfly123123 2024-3-29 31107 puxiancheng 2024-4-7 14:11
[原创] virtuoso终于出新版本了,知道的人帮忙看下,有什么改进。 attach_img ic_expert 2024-4-7 11881 freecore 2024-4-7 13:41
悬赏 [求助] 加法器的设计 - [已解决] attach_img ahzhangyq 2024-4-2 51344 ahzhangyq 2024-4-7 11:46
[资料] Formal+STA 能否代替 Post-Sim attachment  ...23 河源皮 2017-10-24 2610226 yuanpin318 2024-4-5 09:55
[求助] IIC从机的DC综合,时序图出现高阻态 追驰Chasing 2024-3-14 71364 追驰Chasing 2024-4-4 16:34
[原创] Verilog基本电路设计之二(时钟无缝切换) attach_img digest  ...23456..12 杰克淡定 2016-6-16 11680943 cmmjava 2024-4-4 13:47
[求助] 急求!!DC打不开 ceciliayan 2024-3-31 5969 ceciliayan 2024-4-4 10:04
[求助] xilinx vu9p系列使用synopsys的identify抓取波形异常 新人帖 774110102 2024-4-3 0749 774110102 2024-4-3 18:25
[求助] 求助!!verilog代码在virtuoso里进行ams仿真遇到digital to digital问题 liuzhuozhuo 2024-4-3 1827 liuzhuozhuo 2024-4-3 17:15
[原创] 求助!!verilog代码在virtuoso里进行ams仿真遇到digital to digital问题 liuzhuozhuo 2024-4-3 1793 liuzhuozhuo 2024-4-3 16:39
[求助] 关于DC综合后slack为零的问题求助啊!!!  ...2 hysterialee 2012-9-29 1812451 FPGA死忠粉 2024-4-3 16:29
[资料] 一篇关于硬件木马的论文 attachment  ...23 血溶伊剑 2015-6-26 2811145 伪界 2024-4-3 15:04
[讨论] 看AMBA lite总线时忽然就悟了,多核处理器cache一致性问题  ...2 dodoee 2023-4-3 113411 damaoguai 2024-4-2 16:19
[转贴] mipi csi协议解析 nirvana_pear 2024-4-2 01003 nirvana_pear 2024-4-2 12:11
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 22:41 , Processed in 0.026636 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块