数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31015|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 44 45 46 474849 50 51 52 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[资料] 求s家cxl ip的databook~ - [已解决] ...2	lanren001 2022-3-28	124275	wang21202 2024-4-14 22:09
[求助] ！！求Verilog中case功能的综合优化算法！！	YYTS 2024-4-14	1865	YYTS 2024-4-14 17:50
[资料] 2015_Formal_Verification_An_Essential_Toolkit_for_Modern_VLSI_Design	思慕悟言 2024-4-13	0702	思慕悟言 2024-4-13 18:23
[原创] 如何学好数字IC前端设计 ...2	战绽 2024-3-14	141897	战绽 2024-4-13 16:43
[求助] 如何自动对异步fifo进行功能验证？	钢铁孙 2017-4-4	54335	亮晶晶~ 2024-4-13 16:29
[求助] 数字芯片新工艺评估流程	zhx_sm 2023-2-6	21775	FrozenlipX 2024-4-12 15:54
[求助] 求助实现一个公式的计算	yl_070 2024-4-12	21018	yl_070 2024-4-12 14:38
[讨论] 每个RTL文件都要加timescale吗？	scutlee 2024-4-10	31047	kk2009 2024-4-12 13:05
[资料] Code:The Hidden Language of Computer Hardware,2nd ed @2023 ...2	2046 2022-11-11	194234	alenanderson 2024-4-11 22:13
[求助] 请教各位，verdi波形查看，打开波形后部分信号是NF ...2	kdfeifeng 2018-4-19	1426916	wanhlin 2024-4-11 17:38
[原创] 用物联流量卡的监控器能改变移动流量卡吗	我威keniukaka 2024-4-11	0870	我威keniukaka 2024-4-11 17:38
[求助] questasim仿真时选择simulate without optimization报错	fuxiaolicaicai 2020-5-11	54758	Zel 2024-4-11 17:00
[求助] 逻辑综合产生的Timing 和 Cell报告中的属性是什么意思？	Wade_ 2024-4-11	0771	Wade_ 2024-4-11 16:36
[讨论] 做矿机芯片的好跳槽么？？ ...2	scutlee 2024-3-17	101789	scutlee 2024-4-11 13:58
[讨论] 弄错	jy7 2024-4-11	0740	jy7 2024-4-11 12:01
[讨论] 一组ｂｕｓ的很多根线一起引到芯片外部，如何保证延时一样呢？？	scutlee 2024-2-23	41051	丰少 2024-4-11 11:33
[求助] USB3.0协议中，传输的burst size是什么意思呢	ICer_178 2024-3-13	71328	ll_uestc 2024-4-11 10:15
[资料] 北京交通大学2021数字集成电路设计课件 ...2	SUHOZhang 2022-3-1	185450	cmmjava 2024-4-11 02:33
[原创] 抛砖引玉，同步器（三）	immonster 2012-12-24	77618	小鸟探戈 2024-4-9 17:32
[原创] Verilog语法精粹 ...2 3 4	johnny1209 2012-3-18	3124627	free_dreamer 2024-4-9 16:42
[求助] 咨询.18工艺下IO PAD对输入时钟频率大小的要求 ...2 3	agumonx 2021-8-4	279403	我要去NV數位 2024-4-8 18:11
[原创] 寻找数字IC设计的小伙伴	stellavip 2024-4-1	21084	yjfzzz 2024-4-8 17:53
请问designware 怎么在fpga上应用？ ...2 3 4 5	sylkyo 2008-6-3	4120096	heidong123 2024-4-8 17:52
[求助] DC综合时时序约束 get_pins data_reg/D找不到，但是在compile_ultra之后可以找到，请大神指点这.... ...2	yuming_ziyi 2022-12-16	145374	ahzhangyq 2024-4-8 17:21
[求助] PCIe上电配置内存空间问题	neXtime 2024-4-8	2864	neXtime 2024-4-8 16:51
[求助] 学习IC有没有什么好的入门资料	dreamfly123123 2024-3-29	31112	puxiancheng 2024-4-7 14:11
[原创] virtuoso终于出新版本了，知道的人帮忙看下，有什么改进。	ic_expert 2024-4-7	11888	freecore 2024-4-7 13:41
[求助] 加法器的设计 - [已解决]	ahzhangyq 2024-4-2	51347	ahzhangyq 2024-4-7 11:46
[资料] Formal+STA 能否代替 Post-Sim ...2 3	河源皮 2017-10-24	2610238	yuanpin318 2024-4-5 09:55
[求助] IIC从机的DC综合，时序图出现高阻态	追驰Chasing 2024-3-14	71368	追驰Chasing 2024-4-4 16:34
[原创] Verilog基本电路设计之二（时钟无缝切换） ...2 3 4 5 6..12	杰克淡定 2016-6-16	11680993	cmmjava 2024-4-4 13:47
[求助] 急求!!DC打不开	ceciliayan 2024-3-31	5971	ceciliayan 2024-4-4 10:04
[求助] xilinx vu9p系列使用synopsys的identify抓取波形异常	774110102 2024-4-3	0755	774110102 2024-4-3 18:25
[求助] 求助！！verilog代码在virtuoso里进行ams仿真遇到digital to digital问题	liuzhuozhuo 2024-4-3	1829	liuzhuozhuo 2024-4-3 17:15
[原创] 求助！！verilog代码在virtuoso里进行ams仿真遇到digital to digital问题	liuzhuozhuo 2024-4-3	1804	liuzhuozhuo 2024-4-3 16:39

1 ... 44 45 46 474849 50 51 52 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31015|排名: 11

快速发帖

浏览过的版块

站长推荐 /1