EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31115|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 44 45 46 474849 50 51 52 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA约束文件	方出旭旭 2024-5-27	4852	方出旭旭 2024-5-29 18:22
[求助] vcs+verdi联合仿真最长时间可设置多少	mmoooon 2024-5-27	1924	gaurson 2024-5-28 18:49
[讨论] vivado的综合	scutlee 2024-5-28	0807	scutlee 2024-5-28 16:10
[讨论] 不加时序约束的综合和加时序约束的综合面积应该差多少？？	scutlee 2024-5-23	4936	scutlee 2024-5-28 16:05
[求助] 微电子科班做数字较非科班有什么优势？	danalog 2024-5-28	51322	小鸟探戈 2024-5-28 14:53
[求助] ICC2: datapath delay相关问题 - [已解决]	Pacific-Feng 2024-5-23	61376	Pacific-Feng 2024-5-28 13:16
[求助] fpga	UHYGVYUUYV 2024-5-16	61030	UHYGVYUUYV 2024-5-28 10:50
[求助] FPGA	UHYGVYUUYV 2024-5-28	0453	UHYGVYUUYV 2024-5-28 09:58
[讨论] 汽车电子功能安全中锁步方式、故障处理方式讨论	点灯小能手 2024-5-22	2955	点灯小能手 2024-5-26 09:38
谁知道微电子中的die-to-die和within-die是什么意思 ...2	xs2015 2009-3-25	1216047	embeddedkernal 2024-5-25 21:45
[求助] 请问我用蒙特卡洛仿真，单独仿真OTA失配和加上斩波后OTA失配不变是什么原因呢？ - [悬赏 30 信元资产]	intentydh 2024-5-16	1874	intentydh 2024-5-24 23:53
[求助] APB总线仿真	zhanghanqing 2024-5-22	71024	gaurson 2024-5-24 17:50
[求助] genus 综合 reset fanout问题	tomyang2008 2024-5-22	3883	zero_0 2024-5-24 14:55
[资料] FPGA至简设计原理与应用	liguchu 2024-4-26	71614	xianrenwang 2024-5-24 09:29
[原创] 求一篇论文	takeshineshiro 2024-5-23	1812	aiolos65 2024-5-24 00:20
[求助] 求助cordic代码 - [悬赏 50 信元资产]	毛毛球 2024-5-23	0562	毛毛球 2024-5-23 15:49
[讨论] 有关AXI中narrow transfer的疑问	leine 2021-3-16	13069	dreamer21 2024-5-23 13:56
[求助] design compiler 合成相關問題 - [已解决]	Pacific-Feng 2024-5-22	41051	OsrisGZY 2024-5-23 11:33
[资料] 【强烈推荐】*SunBurst 论文合集* ...2 3 4 5	Felix_ZYF 2016-1-25	4918101	BrandoBo 2024-5-23 10:43
[求助] 小数分频锁相环量化噪声问题求助	yishuibihan 2020-11-23	94735	fengsui 2024-5-22 19:57
[讨论] 为啥我的vivado的波形只有100ns	scutlee 2024-5-14	31094	Casta_HZP 2024-5-22 14:47
[讨论] set_clock_gating_style命令使用	河源皮 2017-10-10	69210	scutlee 2024-5-22 11:14
[调查] Altera Quartus你在用哪个版本？你认为最稳定的版本？ ...2 3 4 5 6..14	vistaman 2014-9-25	14068780	andrew10 2024-5-22 10:40
[求助] 关于nlint2.2v24中的generate语句	braveneww0rld 2019-8-4	32185	atlandis 2024-5-21 22:38
[原创] 请教nlint能否识别generate for	atlandis 2017-7-6	12382	atlandis 2024-5-21 22:37
[求助] binary to thermometer decoder设计	wayward 2024-5-21	01191	wayward 2024-5-21 20:33
[资料] 苏黎世联邦理工 ETH Zurich：Digital Design and Computer Architect	Jinkui 2024-5-20	31333	A1985 2024-5-21 16:58
[讨论] FPGA 的IOBUF和clock BUF	scutlee 2024-5-20	1762	774110102 2024-5-21 13:30
[求助] DC综合在Area Optimization时崩溃The tool has just encountered a fatal error	openbox 2024-5-16	2749	openbox 2024-5-21 09:11
[讨论] vivado时序违例	scutlee 2024-5-17	31020	scutlee 2024-5-20 16:08
[讨论] FPGA的GPIO	scutlee 2024-5-16	71180	ee_wang7788 2024-5-20 10:04
[求助] ICG综合时序违约	南波湾001 2024-5-16	21035	darlingwqm 2024-5-20 08:35
[求助] 新人请教关于design_vision软件问题	zr0243 2024-5-20	0711	zr0243 2024-5-20 08:19
[求助] 对老生常谈的话题hold time violation的个人理解还有疑惑 ...2 3	39123811 2013-5-18	2827844	Linux_Container 2024-5-19 10:06
[求助] 谁有RobustVerilog 1.5 以上的共享一个谢谢	cloudiesky 2013-11-5	65757	dtbeaver 2024-5-18 18:19

1 ... 44 45 46 474849 50 51 52 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31115|排名: 6

快速发帖

浏览过的版块

站长推荐 /1