数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30967|排名: 26

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 47 48 49 505152 53 54 55 ... 885 / 885 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] design compiler如何跑多个corner的综合？	Paradicat 2023-9-15	11139	shdxqj2009 2024-2-26 09:49
[求助] design compiler相关问题	羽蛇神 2020-9-15	73190	jyyuan 2024-2-25 11:06
[求助] sv的一种奇怪例化方法	xiaogou1233 2024-2-22	61121	saipolo 2024-2-23 11:54
[求助] set_false_path	fangwang85 2024-2-22	31978	fangwang85 2024-2-23 09:02
[原创] 大家过年放假都有几天？	liguchu 2024-1-18	41621	murphy522 2024-2-22 17:28
[求助] 各种寄存器常用设计惯例，比如写1清0，影子寄存器，把sram当寄存器等，哪本教材有写？	erwang 2024-2-1	11079	adan313 2024-2-22 12:42
[求助] 做DC综合时出现Error: Width mismatch on port - [已解决]	SuperLYL 2020-4-21	67507	tjz1127 2024-2-22 10:27
[原创] 前端设计的代码优化	数学必考150 2024-1-12	61557	naNo_cc 2024-2-21 09:38
[原创] 这么多培训班，有没有讲DSP+FPU的培训班啊？	orientview 2024-2-5	51142	kk2009 2024-2-21 02:00
[原创] 基于FPGA的AD/DA采集（附件代码原码）	xuehua_12 2018-11-13	85969	finelei2002 2024-2-20 17:43
[求助] waveview如何查看数组类型的变量	iceplanet 2024-2-19	1830	gaurson 2024-2-20 17:32
[求助] 书上说“严格控制信号”的输入时序可以不约束，什么叫“严格控制信号”？	日晨难再 2024-2-19	1829	nuobeierjiang 2024-2-20 08:15
[求助] Synplify requires license DesignWare	yalida 2022-4-13	32218	edgar8818 2024-2-19 21:44
[求助] 求大佬帮忙，DDR4 PHY 的clock 对source PLL 有没有精度的要求	lewis.l.l 2024-2-1	71226	mismatch24 2024-2-19 18:05
[求助] DW库中流水线乘法器综合问题求助	天才鼓手 2024-1-30	61352	Kiss_Rose 2024-2-19 17:30
[求助] 请有modelsim 2022.2版本的大侠共享下	gdutchen 2024-2-19	0991	gdutchen 2024-2-19 16:26
[讨论] 有用过Ｓ家的ｄｄｒｃ吗？？	scutlee 2024-2-19	01020	scutlee 2024-2-19 14:51
[求助] 求助对华大九天Xtime软件有经验的大佬	xkzxcv123 2024-2-19	31081	xkzxcv123 2024-2-19 14:26
[求助] STM32 F0 prefetch问题	neXtime 2024-2-19	0738	neXtime 2024-2-19 10:39
[求助] 模块使能信号的作用	Wade_ 2024-2-18	21133	Wade_ 2024-2-18 16:22
[求助] 请教一下一些存储器内部的寄存器作用	xiaokai66 2024-2-2	41013	xiaokai66 2024-2-17 14:53
[原创] 据说Bluespec比Chisel，更加优秀，是真的吗？	orientview 2022-5-14	53489	abeey 2024-2-16 11:02
[求助] 时钟端口也能添加input_delay吗？	日晨难再 2024-2-15	01106	日晨难再 2024-2-15 16:59
[讨论] 关于upf设计中的电源域切换	yex 2024-2-2	21374	kk2009 2024-2-15 08:33
[求助] lib库中的slew_derate_from_library究竟影响了什么？	日晨难再 2024-2-9	01069	日晨难再 2024-2-9 16:19
[求助] 请问formality可以做RTL-RTL的验证吗？	irun2 2013-7-3	62592	smc1017 2024-2-7 18:16
[求助] Verilog初学,新人求助	2558966080 2024-2-3	81248	767781537 2024-2-7 16:17
[求助] 浮点数算法逼近问题	xbllzf 2024-2-2	41092	xbllzf 2024-2-5 16:29
[求助] VHDL可以直接定义浮点数或定点小数？verilog不行吧？	haxy 2016-3-29	48072	andy2000a 2024-2-5 15:45
[求助] windows下的vivado可以和vcs联合吗 - [已解决]	不伤人的地雷 2024-1-8	51382	jjm_997 2024-2-5 09:44
[资料] matlab HDLcoder ...2	iNostory 2018-5-5	103849	zzp6682 2024-2-4 15:20
[求助] 请教一下，verilog的头文件何时用？	german010 2024-2-2	51559	uiwjyb 2024-2-4 11:28
[求助] 求emmc 4.41的verilog model！！！！！！	shuli198349 2012-4-6	86843	ing句号 2024-2-4 10:26
[求助] 关于VCS仿真mig_7series DDR3 controller IP错误的问题求教	lijias20 2020-8-6	74919	Mouzx 2024-2-4 10:15
[求助] 关于编译VCS pli.a的问题	许learner 2024-2-2	11129	speedzheng23 2024-2-4 07:32

1 ... 47 48 49 505152 53 54 55 ... 885 / 885 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30967|排名: 26

快速发帖

浏览过的版块

站长推荐 /1