设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (165) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31022|排名: 9 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] ｄｄｒ的时序约束有什么特别注意的地方 scutlee 2024-3-18 0511 scutlee 2024-3-18 10:56
悬赏 [求助] ic萌新求助，用HSIM做数模混仿后的输出波形只有一点点是什么问题呢 新人帖 - [悬赏 30 信元资产] attach_img SSCW 2024-3-18 0809 SSCW 2024-3-18 10:38
[求助] MIPI CSI-2 DSI 中的EoT 状态应该是什么值？ attach_img iidestiny 2016-8-23 99441 sducut 2024-3-18 09:51
[求助] 一个模块设计里的位宽有两个情况，要怎么写 kyaaaa 2024-3-15 2920 kyaaaa 2024-3-18 09:08
[原创] m2芯片的能效比，为什么特别优秀？ orientview 2024-2-2 11186 sandy1985 2024-3-16 23:01
[求助] SRAM预充电是所有bitline都预充还是只有部分预充？ wjxh950210 2018-4-8 63882 是莎莎丫 2024-3-16 16:35
[求助] DC如何查看目前库中已经有的单元 frostbitegbk 2024-3-16 1950 AlvinRolling 2024-3-16 15:20
[讨论] ddr的时序约束有什么要注意的地方？？？ scutlee 2024-3-16 0489 scutlee 2024-3-16 15:11
[原创] Xilinx ISE官方IP可以解密源码了 attach_img  ...23456 Student 2014-12-29 5030809 eastboy 2024-3-16 08:31
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 bupt_tian 2023-11-26 63496 FrozenlipX 2024-3-15 09:41
[求助] IP核是否可以用DC综合 Achage 2024-3-14 11158 liuguangxi 2024-3-14 14:49
[原创] 用latch搭的memory怎么解决毛刺问题呢 cyannn 2024-3-13 0626 cyannn 2024-3-13 17:49
[求助] 高电平触发LATCH仿真时有些时候却低电平也触发了是什么原因 cyannn 2024-3-13 0638 cyannn 2024-3-13 16:29
[求助] 求paper attachment kk2009 2024-3-9 2991 kk2009 2024-3-12 00:41
[资料] 编辑帖子 designstart 2021-6-17 44365 xiaomingliu 2024-3-11 20:03
[求助] DFT新手，请教关于测试的基本问题 新人帖 FrozenlipX 2024-3-11 01194 FrozenlipX 2024-3-11 15:20
[求助] 求解：数字电路为什么要用ss工艺库跑综合 新人帖 zqp991224 2024-3-10 41203 IC_Mu 2024-3-11 14:51
[资料] FPGA共享资料  ...2 nonghero 2014-11-8 146836 skahill 2024-3-11 09:19
[资料] OC8051源码 attachment minier 2015-10-18 63415 skahill 2024-3-11 09:18
[资料] SATA物理层协议及FPGA实现 attachment zhoulian 2020-8-31 43114 skahill 2024-3-11 09:07
[原创] 承接芯片设计服务及主流晶圆厂先进制程流片服务+13862124271 attach_img  ...23 plaza007 2022-12-19 252250 plaza007 2024-3-11 08:06
[求助] dc时序违约时，综合出来的电路情况是什么？ 新人帖 frostbitegbk 2024-3-7 1957 AlvinRolling 2024-3-10 11:21
[求助] 想要研究FPGA的高速接口需要什么基础，目前刚学习完FPGA的时序仿真之类的 新人帖 皓皓娜娜 2024-3-8 1611 AlvinRolling 2024-3-10 11:20
[求助] 来自一位准研究生关于数字ic的咨询，求各位大佬解答 YYle 2024-3-9 11046 AlvinRolling 2024-3-10 11:18
[求助] 寄存器复位值该如何设置？ Wade_ 2024-3-9 21241 AlvinRolling 2024-3-10 11:16
[讨论] 请教关于MTP的设计 飞龙啸天1 2024-3-7 2932 飞龙啸天1 2024-3-8 19:52
[讨论] 数字IC前端对DC的使用需要到什么程度 新人帖 like_play_nt 2024-3-8 21253 like_play_nt 2024-3-8 16:41
悬赏 [求助] VCD2VEC转换 - [已解决] 黄焖鸡 2023-5-24 53323 javkkb 2024-3-8 14:04
[求助] 发个ASIC中的ROM与RAM生成的问题  ...2 willwillwill 2010-2-9 1610163 pandaroy 2024-3-8 13:50
[讨论] input delay和output delay怎么设置呢？？应该设置多大 scutlee 2024-3-3 61387 潇洒的蛋壳Chris 2024-3-8 13:43
MEMORY COMPILER  ...23456..9 coeel 2008-4-7 8148822 skysand 2024-3-7 21:16
[求助] Synopsys DC: 脚本和相关工艺库问题 attach_img ssexpo1046 2024-3-7 01192 ssexpo1046 2024-3-7 10:25
[求助] 数字模块内部怎么处理分频？ Wade_ 2024-2-28 81413 拾冠 2024-3-6 16:49
[求助] Hspice仿真测INV的噪声容限 亭ting 2019-4-7 11834 Mia_cc 2024-3-6 14:56
[资料] FIR滤波器论文 attachment liguchu 2024-3-6 31064 jekky888888 2024-3-6 10:16
下一页 »
1 ...474849505152535455... 887下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 11:34 , Processed in 0.028222 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块