数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 47 48 49 505152 53 54 55 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] SRAM 选型和power分析求助 - [悬赏 1000 信元资产] ...2	yaya126 2016-5-5	149552	黄昏的故事 2024-7-23 14:52
[讨论] 怎么降低vivado的route延迟	scutlee 2024-7-23	0637	scutlee 2024-7-23 11:17
[讨论] spyglass遇到模拟IP的仿真文件怎么办？	scutlee 2024-7-23	0496	scutlee 2024-7-23 11:02
[讨论] 基于intel FPGA PMA实现400G infiniband 分析	wangjinming1118 2024-7-23	01558	wangjinming1118 2024-7-23 10:31
[求助] 关于DC-T(topographic)模式下的线延迟计算。	日晨难再 2024-7-23	0982	日晨难再 2024-7-23 09:47
[求助] 各个软件的用户手册的阅读策略	傅里叶大修罗 2024-7-22	11127	kaikanertan 2024-7-22 21:21
[求助] Synopsys VIP Memory模型更新方法	dreamer21 2024-6-21	21240	dreamer21 2024-7-22 16:45
[求助] 关于vivado综合，声明reg过大的报错	关东煮游泳 2024-7-22	61518	关东煮游泳 2024-7-22 16:19
[原创] 时序always 块里if 分支不写else 有可能综合出latch么	yongxinxue 2024-7-18	91884	darlingwqm 2024-7-22 16:13
[求助] 如何在用Verilog 实现优先级循环的中断	andy739 2013-11-18	46555	scutlee 2024-7-22 16:11
[求助] verdi安装不成功运行license出问题 - [悬赏 500 信元资产] ...2	yuanhong96 2017-4-12	1719771	liuxiangdong 2024-7-22 15:59
[讨论] 综合指定参数	scutlee 2024-7-22	0541	scutlee 2024-7-22 15:47
[讨论] mark_debug会影响DC综合吗	scutlee 2024-7-22	21134	qladxk2008 2024-7-22 15:13
[求助] 跪求DWC_pcie_dtl_dm_databook 的5.71a版本 - [悬赏 100 信元资产]	年轻的国王 2024-7-19	21287	smrecnik 2024-7-22 10:13
[求助] Verdi查看断言的波形既没有红色的箭头也没有绿色的箭头，只有绿色的\|	小兔子宝宝哒 2022-7-28	23742	denghuan 2024-7-21 17:41
[原创] nvme ip RTL源码 ...2 3 4 5 6..20	1014003606 2018-3-8	19653438	maicheal 2024-7-21 11:51
[求助] Synopsys DMA疑问 ...2	mysoul 2020-6-10	157827	yangc_veri 2024-7-20 22:26
[原创] 工艺库问题	鹅鹅鹅丶 2024-7-19	11024	tfpwl_lj 2024-7-20 13:04
[转帖]Synopsys工具介绍 ...2 3 4 5 6..7	一声叹息 2004-9-21	6935393	hebut_wolf 2024-7-19 11:25
[求助] 6T SRAM DC综合	Stefan_Qi 2024-7-17	11089	nettlefish123 2024-7-19 11:06
[求助] 综合网表问题	2441697316 2024-7-19	0912	2441697316 2024-7-19 10:01
[求助] DC综合求助	鹅鹅鹅丶 2024-7-17	41134	kk2009 2024-7-19 02:35
[求助] 关于DC综合无输出端口的问题 ...2	鹅鹅鹅丶 2024-6-3	112416	kevon_kk 2024-7-18 14:30
[求助] PT中设置顶层文件的一些问题	鹅鹅鹅丶 2024-7-11	11095	kevon_kk 2024-7-18 14:25
[讨论] 两级同步器在物理布局上有要求吗	ty_xiumud 2024-7-17	21091	ty_xiumud 2024-7-18 10:04
[解决] 谁能帮忙提供一下下面paper和书籍的pdf文档	fhy420462303 2022-7-13	53144	bobo6666 2024-7-17 19:12
[讨论] ACE Evict事务	dreamer21 2024-7-17	01169	dreamer21 2024-7-17 16:57
[求助] Verilog中task和function的区别	时间在走人在变 2024-7-13	71282	时间在走人在变 2024-7-17 15:13
[求助] petalinux2023.2版本编译问题	daocaoly 2024-7-17	01165	daocaoly 2024-7-17 14:56
[解决] ACE传输类型	dreamer21 2024-7-16	01017	dreamer21 2024-7-16 20:16
[求助] icc的.map文件求助呀	鹅鹅鹅丶 2024-7-16	0614	鹅鹅鹅丶 2024-7-16 16:14
[求助] spyglass 做nlint分析为什么不报位宽不匹配？	janlesion 2022-9-21	84439	刀刀不刀刀 2024-7-16 10:47
[求助] spyglass cdc检查rule Ar_sync_int检查时crash	zhou4539 2020-7-26	24505	漾_H2O 2024-7-16 10:22
[原创] 孩子都能学会的FPGA：第九课——多字节数据的发送和接收	chdaj58 2023-11-23	22981	罗伟淞 2024-7-16 09:08
[求助] idelay2 相位对齐问题 xapp855	听风漫步 2024-2-20	21875	人皆所向 2024-7-15 15:22

1 ... 47 48 49 505152 53 54 55 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2