在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] SpyGlass_MoreLintRules_Reference attachment  ...2 kevin.yang0922 2021-6-9 166895 dreamfly123123 2024-1-23 17:33
[资料] Huawei goes global (2020 springer讨论华为的书) attach_img juhuapaul 2021-3-20 93592 wangchenglong 2024-1-23 16:13
[资料] Integrating Slang Linter into the Vim ALE attach_img AlvinRolling 2024-1-23 0965 AlvinRolling 2024-1-23 13:28
[求助] [Formality]验证的器件不一致 LQY2000 2024-1-23 01398 LQY2000 2024-1-23 11:15
[求助] 如何让design compiler生成全小写的名称 sharpmental1979 2022-1-11 32341 jeannyhuang 2024-1-23 10:19
[求助] VCS+verdi pli.a的文件报错,请各位大侠帮忙看下  ...2 cccc000000 2012-9-23 1215181 Rico_Luo 2024-1-22 18:59
[求助] 了解了协议之后怎么设计代码? 新人帖 dl1048485049 2024-1-18 31237 zhx_sm 2024-1-22 17:56
[求助] sifive的 riscv debug协议的0.11版本和0.13版本兼容吗? 新人帖 自复兴 2024-1-22 0808 自复兴 2024-1-22 17:19
[讨论] Verilog中状态机编码方式的选择:二进制编码、格雷码编码、独热码编码 besideyou 2015-10-5 85427 Anna_sophia 2024-1-22 16:08
[求助] 闭环流水线循环该如何编写代码c++ sins17 2024-1-22 0860 sins17 2024-1-22 15:47
[原创] CCIX Subsystem attachment iamtony 2022-1-30 52824 苍穹521earth 2024-1-22 15:09
[原创] BT5.4 Release_Note qianqian123 2024-1-20 31089 qianqian123 2024-1-22 14:14
[求助] 关于Vivado 自带的MIG AXI4接口DDR 控制器example desgin的 疑问 attach_img 矿工联盟盟主 2024-1-21 51723 ht_lch 2024-1-22 13:41
[讨论] 小规模ASIC芯片架构如何设计?可通过接口进行参数配置 helimpopo 2024-1-10 51385 fuxugang 2024-1-22 10:14
[求助] 估值10+亿SSD存储主控芯片设计公司 急招 SSD项目经理PM 60W shearerliu 2024-1-21 0888 shearerliu 2024-1-21 16:21
[资料] FPGA设计实战.pdf 发书 attachment  ...23456..7 zx5290 2016-12-13 6418885 liguchu 2024-1-20 09:22
[资料] 共享Altera比较老的IP解密工具 attachment doomsten 2013-5-16 96454 qiao982 2024-1-20 00:47
[资料] 通向FPGA之路---七天玩转Altera之基础篇V1.0 attachment zjllh 2015-7-7 72788 qiao982 2024-1-20 00:45
[资料] FPGA 设计方法分析 attachment  ...23 小相 2016-6-21 217893 qiao982 2024-1-20 00:39
[资料] FPGA资料,与大家分享 attachment ZTL_xiao 2016-5-6 82900 qiao982 2024-1-20 00:33
[求助] Xilinx Vivado 18.3 DDR3 MIG IP with AXI4 interface 写入功能错乱 新人帖 attach_img 矿工联盟盟主 2024-1-15 61805 矿工联盟盟主 2024-1-19 15:38
[求助] modelsim中全局宏定义如何设置 xdf666 2024-1-18 11504 liuguangxi 2024-1-18 20:57
[资料] An Overview of DPD Algorithm and Techniques attachment  ...2 691564736 2013-5-25 169072 etopjp 2024-1-17 20:46
[求助] 关于sram设计的疑惑 新人帖 justicelin 2023-12-31 31437 临界 2024-1-17 19:34
[求助] 每位累加求和简便写法? attach_img xdf666 2024-1-17 31743 xdf666 2024-1-17 17:11
[求助] lec 如何在逻辑锥中穿过 unmapping 的 latch 温柔阴影 2024-1-17 0820 温柔阴影 2024-1-17 11:13
[原创] SoC中的IO模块设计 pinpad design in soc attachment  ...23 sandyhan 2014-3-19 2713554 a752109494 2024-1-17 10:33
[求助] 问下大家都用什么软件来画verilog波形图啊 hjacky2010 2015-2-9 83995 harry_hust 2024-1-17 09:33
[原创] 什么情况下不用多晶电阻,用有源电阻或者阱电阻 新人帖 白驹 2024-1-16 0807 白驹 2024-1-16 20:23
悬赏 [求助] 处理器设计 & RI5CY & RISC-V & 数字设计 & 硬件木马检测 - [悬赏 300 信元资产] 北极的星辰 2024-1-16 01225 北极的星辰 2024-1-16 19:41
[求助] 求双精度浮点数除法verilog IP helimpopo 2024-1-16 11060 ht_lch 2024-1-16 18:47
[求助] ram IP 新人帖 007无敌 2023-12-18 41267 007无敌 2024-1-16 16:04
悬赏 [求助] sram先写再读出问题QAQ - [已解决] attach_img GloriaMoran 2024-1-15 61681 zhongzhetao 2024-1-16 15:39
[求助] 插入clock gating后的网标仿真 microsofthard 2011-7-8 74316 0_hila_0 2024-1-16 15:09
[求助] 锁存器(LATCH)的verilog写法? 新人帖  ...2 283145107 2023-12-20 113451 yuanpin318 2024-1-15 19:57
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 11:54 , Processed in 0.036338 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块