EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 51 52 53 545556 57 58 59 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 【分支预测】如何生成BT9格式的trace？ - [悬赏 100 信元资产]	庞三佰 2024-3-21	0794	庞三佰 2024-3-21 09:52
[原创] 基于ZCU104的PS和PL交互教程	shuiliu 2024-3-19	21448	icroad 2024-3-21 00:19
[求助] 编码器求助	你眼中的我tzt 2024-3-19	2922	你眼中的我tzt 2024-3-20 17:53
[资料] 效率提升小工具 ...2	chendiyi 2020-6-21	198519	嘿神了 2024-3-20 16:19
[求助] 大佬能不能给小白普及一下signoff 的知识、流程	BRN 2024-3-18	31335	silent_speak 2024-3-20 16:09
[求助] Xilinx FPGA Vivado 调试RGMII接口中 idelay 原语与set input deley概念的困惑与验证	矿工联盟盟主 2024-3-12	82782	矿工联盟盟主 2024-3-20 12:51
[求助] 数字电路，时钟频率要1GHz，最低用多少nm工艺节点？	helimpopo 2021-10-20	32983	helimpopo 2024-3-20 11:08
[求助] 求助，ddr4 2666M 1D training faild	lewis.l.l 2024-3-6	11042	y23angchen 2024-3-20 11:03
[求助] netlist导入cadence求助	497514980 2024-2-29	11012	497514980 2024-3-20 10:01
[求助] 很多命令同时发给ＤＤＲ　ｃｏｎｔｒｏｌｌｅｒ，ＤＤＲＣ是怎么调度这些命令的？？	scutlee 2024-3-19	0563	scutlee 2024-3-19 15:45
[求助] verdi里如何把数据显示成浮点数啊？	dqwuf2008 2021-9-1	22939	jaket047 2024-3-19 11:27
[求助] STA 跑时报Cannot read link_path file ''(LNK-001)的error ...2	金角大王G 2021-1-13	209702	jeannyhuang 2024-3-18 17:03
[求助] 数字调制器的位宽问题	啥都会 2023-7-24	61684	干饭王 2024-3-18 11:07
[讨论] ｄｄｒ的ｐｉｎ是有什么特别注意的地方	scutlee 2024-3-18	0526	scutlee 2024-3-18 10:57
[讨论] ｄｄｒ的时序约束有什么特别注意的地方	scutlee 2024-3-18	0564	scutlee 2024-3-18 10:56
[求助] ic萌新求助，用HSIM做数模混仿后的输出波形只有一点点是什么问题呢 - [悬赏 30 信元资产]	SSCW 2024-3-18	0879	SSCW 2024-3-18 10:38
[求助] MIPI CSI-2 DSI 中的EoT 状态应该是什么值？	iidestiny 2016-8-23	99867	sducut 2024-3-18 09:51
[求助] 一个模块设计里的位宽有两个情况，要怎么写	kyaaaa 2024-3-15	21053	kyaaaa 2024-3-18 09:08
[原创] m2芯片的能效比，为什么特别优秀？	orientview 2024-2-2	11297	sandy1985 2024-3-16 23:01
[求助] SRAM预充电是所有bitline都预充还是只有部分预充？	wjxh950210 2018-4-8	64068	是莎莎丫 2024-3-16 16:35
[求助] DC如何查看目前库中已经有的单元	frostbitegbk 2024-3-16	11048	AlvinRolling 2024-3-16 15:20
[讨论] ddr的时序约束有什么要注意的地方？？？	scutlee 2024-3-16	0544	scutlee 2024-3-16 15:11
[原创] Xilinx ISE官方IP可以解密源码了 ...2 3 4 5 6	Student 2014-12-29	5031722	eastboy 2024-3-16 08:31
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题	bupt_tian 2023-11-26	63980	FrozenlipX 2024-3-15 09:41
[求助] IP核是否可以用DC综合	Achage 2024-3-14	11290	liuguangxi 2024-3-14 14:49
[原创] 用latch搭的memory怎么解决毛刺问题呢	cyannn 2024-3-13	0702	cyannn 2024-3-13 17:49
[求助] 高电平触发LATCH仿真时有些时候却低电平也触发了是什么原因	cyannn 2024-3-13	0685	cyannn 2024-3-13 16:29
[求助] 求paper	kk2009 2024-3-9	21089	kk2009 2024-3-12 00:41
[资料] 编辑帖子	designstart 2021-6-17	44606	xiaomingliu 2024-3-11 20:03
[求助] DFT新手，请教关于测试的基本问题	FrozenlipX 2024-3-11	01335	FrozenlipX 2024-3-11 15:20
[求助] 求解：数字电路为什么要用ss工艺库跑综合	zqp991224 2024-3-10	41345	IC_Mu 2024-3-11 14:51
[资料] FPGA共享资料 ...2	nonghero 2014-11-8	147231	skahill 2024-3-11 09:19
[资料] OC8051源码	minier 2015-10-18	63613	skahill 2024-3-11 09:18
[资料] SATA物理层协议及FPGA实现	zhoulian 2020-8-31	43317	skahill 2024-3-11 09:07
[原创] 承接芯片设计服务及主流晶圆厂先进制程流片服务+13862124271 ...2 3	plaza007 2022-12-19	252379	plaza007 2024-3-11 08:06

1 ... 51 52 53 545556 57 58 59 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

快速发帖

浏览过的版块

站长推荐 /1