在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 157|回复: 3

[讨论] vivado卡在technology mapping 是什么意思???

[复制链接]
发表于 2024-5-8 16:35:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

                               
登录/注册后可看大图


卡了好十几个小时不动了
发表于 2024-5-10 01:41:38 | 显示全部楼层
通常,这是由于你的源代码编写错误(数组太大 导致 Vivado 内存不足 tcmalloc 导致软件卡住). 看看你是否错误地推断出大量的 LUTRAM / BRAM 或推断大量DSP48E
 楼主| 发表于 2024-5-10 09:50:19 | 显示全部楼层


xiaoxiaochen 发表于 2024-5-10 01:41
通常,这是由于你的源代码编写错误(数组太大 导致 Vivado 内存不足 tcmalloc 导致软件卡住). 看看你是否 ...



有一个这样的数组 [16384-1:0] matrix [128:0]  
vivado会报eroor :Size of variable is too large to handle

然后我都用set_param synth.elaboration.rodinMoreOptions "rt::set_parameter var_size_limit 4194304" 来处理。

会不会是这个数组太大了???


发表于 2024-5-11 06:11:23 | 显示全部楼层
是的,FPGA内置的block/lutram/ultra RAM通常更深且不宽。你的变量内存很宽(16384)但很浅(129)。这可能就是该工具卡住的原因. 你不应该使用 set_param synth.elaboration.rodinMoreOptions "rt::set_parameter var_size_limit 4194304" 解决这个问题. 如果你确实需要这么宽/浅的内存,那么你需要亲自将其分成 BRAM“库” 然后并行阅读它们



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 01:27 , Processed in 0.058441 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表