数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 48 49 50 515253 54 55 56 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于静态时序分析pt问题	鹅鹅鹅丶 2024-7-11	41255	ljianlin 2024-7-15 14:39
[求助] ALTDDIO_OUT的输出始终为0	谁枫而飘 2016-6-17	33065	LiXinQ 2024-7-15 13:38
[讨论] vivado的ILA缺少文件	scutlee 2024-7-11	1710	jinfeier 2024-7-15 10:05
[求助] 使用modelsim仿真vivado的浮点运算ip报错 - [悬赏 50 信元资产]	Ramsey 2019-6-26	34989	love_ee 2024-7-14 23:45
[求助] 关于跨时钟域打两拍目的的疑问	lipoi 2024-7-13	31399	yexingren21 2024-7-13 21:43
[求助] 下载IEEE论文 - [已解决]	孙莱维 2024-7-12	31289	warewise6836 2024-7-13 10:50
[求助] 为什么foundry厂要不停的更新PDK版本？	orientview 2024-7-12	31308	chinataozi 2024-7-13 09:02
[原创] 原创-Verilog极简教程，附送源码和可执行环境	ic7x24 2018-4-4	64082	save_calling 2024-7-12 17:48
[求助] ambiq的超低功耗技术，有没有谁做过认真的分析和研究？	orientview 2024-7-12	0649	orientview 2024-7-12 16:33
[讨论] spyglass读取一些仿真模型出错？？	scutlee 2024-7-12	0626	scutlee 2024-7-12 14:31
[讨论] vivado的file list有定义的变量怎么办？？	scutlee 2024-7-11	11440	janetchin 2024-7-12 13:58
[讨论] vivado综合一直卡在decloning instance	scutlee 2024-7-11	21075	scutlee 2024-7-12 10:57
[求助] 又来求助了。。LVDS输出没有电压	YYFFLLMMNN 2020-10-28	77461	hr117700 2024-7-12 09:26
[求助] virtuoso 打印出波形，按住 shift+鼠标滚轮无法实现横轴缩放	soulermate 2024-6-5	31417	zwyu 2024-7-11 17:27
[讨论] 关于移位的操作	scutlee 2024-7-9	51363	liuguangxi 2024-7-11 13:32
[求助] GPIO输出	Blue_IC 2024-7-10	0755	Blue_IC 2024-7-10 15:25
[原创] 数字信号的FPGA实现	mxg1233 2024-7-5	31217	wufeng233 2024-7-9 17:20
[讨论] fifo的almost full，almost empty有用吗？？	scutlee 2024-7-4	21305	zjwsh001 2024-7-9 16:23
[求助] 改变分频器的输入时钟相位时，分频器中的触发器逻辑异常	leiyan18 2024-7-5	71370	leiyan18 2024-7-9 10:21
[讨论] vivado时钟的差分输入	scutlee 2024-7-5	11039	ee_wang7788 2024-7-9 09:39
[求助] 求教关于DC综合后仿真出现的问题	吴静生 2018-11-16	85236	mrmx 2024-7-8 11:06
[讨论] 买的IP需要做同步处理吗？异步复位同步释放需要吗？	scutlee 2024-7-8	0710	scutlee 2024-7-8 09:54
[转贴] 仿真分频器时遇到很奇怪的情况 - [悬赏 100 信元资产]	Mrikato 2024-7-7	01009	Mrikato 2024-7-7 20:22
[讨论] 资深芯片设计专家退休后会有单位返聘吗？	dqwuf2008 2024-7-5	91710	sunjimmy 2024-7-7 15:38
[求助] VCS 编译Xilinx的secureip库 ...2 3	tangxij 2012-5-16	2123933	litterstrong 2024-7-6 11:21
[求助] 关于带UPF综合问题。 - [悬赏 200 信元资产] ...2	1339650739 2018-9-6	118726	逐末 2024-7-5 17:06
[原创] 好奇问下，核，会被逆向破解吗？ ...2 3	orientview 2022-11-7	2310532	245595054 2024-7-5 11:29
[招聘] 内推！EMMC/UFS设计经验的数字IC招聘	einkingyw 2024-7-5	01174	einkingyw 2024-7-5 10:17
[资料] 感觉较为好的verilog入门读物，跟着学习练习的话很快就会有一定的基础。 ...2	同言同语 2020-11-11	116958	ic886 2024-7-4 21:36
[求助] 请教各位大神为啥cadence仿真结束后仿真不出图一直是一片黑，仿真可以完成呀？	大容子 2024-7-4	21460	大容子 2024-7-4 20:40
[原创] genus 无法编译function 函数	iatach 2024-7-4	0942	iatach 2024-7-4 15:14
[求助] 求助各位大神为何我在数模联合仿真时仿真一直在一个时间点循环？	大容子 2024-7-3	31119	nine_days 2024-7-4 14:46
[求助] 有arteries NOC的文档不？？ - [悬赏 20 信元资产]	scutlee 2024-7-4	0811	scutlee 2024-7-4 14:43
[转贴] [经验] FPGA真的很难学吗？ ...2 3	orihard1 2018-12-20	2612707	田一恬 2024-7-4 10:51
[求助] VCS编译出错	时间在走人在变 2024-7-3	21010	时间在走人在变 2024-7-4 10:16

1 ... 48 49 50 515253 54 55 56 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2