EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 48 49 50 515253 54 55 56 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	61186	scutlee 2024-4-24 09:28
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1320209	binnq 2024-4-23 17:19
[求助] vcs 同步时钟采样问题-deraceclockdata没有用	xingerzh 2023-10-4	72261	binnq 2024-4-23 17:01
[资料] LEDA培训讲义 ...2	低空翾翔 2016-10-7	148822	yuanpin318 2024-4-23 10:52
[资料] uvm验证课程 ...2 3 4	fool123 2019-11-14	3014374	ZQDN4 2024-4-23 10:48
[原创] 请教大家，vcs仿真时间如何设置？	american007 2023-5-8	64679	树欲静 2024-4-23 10:39
[求助] VC Verification IP for SPI的Datasheet	Ellis 2024-4-22	01316	Ellis 2024-4-22 22:12
[讨论] DDR 怎么时序约束	scutlee 2024-3-23	41138	robin0612 2024-4-22 16:46
[原创] spyglass check rules文档仅供大家一起学习 ...2 3	licongkai 2023-2-17	226169	kaixindelei 2024-4-22 11:15
[求助] 请问DC综合的set_max_fanout和set_max_capacitance有什么区别呢	xingerzh 2024-4-20	0622	xingerzh 2024-4-20 15:01
[讨论] 不编译用verdi打开filelist看代码	scutlee 2024-4-18	21121	gaurson 2024-4-19 17:22
[求助] ic设计vs验证	yhcao 2024-4-17	51242	wuruic 2024-4-19 16:50
[求助] 求助一篇paper	gentle_man 2024-4-19	1976	DT27 2024-4-19 12:01
[求助] 求助关于NangateOpenCellLibrary的问题	小茂 2014-4-15	34725	ilxsh 2024-4-17 14:06
[求助] 求帮忙，写断言时，使用\|->操作符，vcs报错	like_play_nt 2024-4-17	1951	like_play_nt 2024-4-17 13:42
[资料] Vim UVM Snippets	AlvinRolling 2024-1-17	11569	3almap 2024-4-17 00:20
[讨论] OR	fangwang85 2024-4-15	3900	kk2009 2024-4-16 19:53
[求助] 求教上华0.5um工艺库怎么安装？	梦一直听不懂 2013-5-3	94444	D.BY 2024-4-16 15:55
[求助] 求助！！！！vivado选fpga时，这个型号中的civ是什么意思！ - [已解决]	kaw1 2023-5-13	83001	kaw1 2024-4-16 15:16
[原创] 用FPGA实现简单的UDP/IP通信精华3 ...2 3 4 5 6..19	dogbear2245 2017-1-16	18187524	zxr789 2024-4-15 22:30
[讨论] 问个问题，1个clock和两个经过PLL产生的clock ...2	scutlee 2024-4-11	122108	xhopo 2024-4-15 16:32
[求助] 烧录失败	spring_biubiu~ 2024-4-15	0617	spring_biubiu~ 2024-4-15 15:00
[资料] 求s家cxl ip的databook~ - [已解决] ...2	lanren001 2022-3-28	124633	wang21202 2024-4-14 22:09
[求助] ！！求Verilog中case功能的综合优化算法！！	YYTS 2024-4-14	1963	YYTS 2024-4-14 17:50
[资料] 2015_Formal_Verification_An_Essential_Toolkit_for_Modern_VLSI_Design	思慕悟言 2024-4-13	0767	思慕悟言 2024-4-13 18:23
[原创] 如何学好数字IC前端设计 ...2	战绽 2024-3-14	142154	战绽 2024-4-13 16:43
[求助] 如何自动对异步fifo进行功能验证？	钢铁孙 2017-4-4	54537	亮晶晶~ 2024-4-13 16:29
[求助] 数字芯片新工艺评估流程	zhx_sm 2023-2-6	21932	FrozenlipX 2024-4-12 15:54
[求助] 求助实现一个公式的计算	yl_070 2024-4-12	21154	yl_070 2024-4-12 14:38
[讨论] 每个RTL文件都要加timescale吗？	scutlee 2024-4-10	31162	kk2009 2024-4-12 13:05
[资料] Code:The Hidden Language of Computer Hardware,2nd ed @2023 ...2	2046 2022-11-11	194655	alenanderson 2024-4-11 22:13
[求助] 请教各位，verdi波形查看，打开波形后部分信号是NF ...2	kdfeifeng 2018-4-19	1427918	wanhlin 2024-4-11 17:38
[原创] 用物联流量卡的监控器能改变移动流量卡吗	我威keniukaka 2024-4-11	01000	我威keniukaka 2024-4-11 17:38
[求助] questasim仿真时选择simulate without optimization报错	fuxiaolicaicai 2020-5-11	54988	Zel 2024-4-11 17:00
[求助] 逻辑综合产生的Timing 和 Cell报告中的属性是什么意思？	Wade_ 2024-4-11	0841	Wade_ 2024-4-11 16:36

1 ... 48 49 50 515253 54 55 56 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

快速发帖

浏览过的版块

站长推荐 /1