数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31022|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 49 50 51 525354 55 56 57 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 怎么把要复用的小模块弄成库呢	kyaaaa 2024-2-28	0787	kyaaaa 2024-2-28 09:17
[资料] tanner集成电路与设计教程（第二册） ...2	lideli5 2012-7-23	176869	rsmicro 2024-2-28 01:21
Verilog-A的模拟电路行为模型及仿真 ...2 3	wapoca 2009-8-30	2214378	jihuang0212 2024-2-27 16:31
[求助] 新人求助FIR插值滤波器的Verilog代码	dyczs 2023-6-13	41604	liu666+ 2024-2-27 16:19
[求助] 求stm32f413 中DMA2D 的源码，	lewis.l.l 2024-2-27	0710	lewis.l.l 2024-2-27 13:54
[讨论] 关于CIC滤波器溢出处理 ...2	挂在天边的鱼 2014-6-24	1516540	ZJU_emi 2024-2-27 11:24
[讨论] 一组信号同时跨时钟或者一组信号连到ｉｏ　ｐａｄ	scutlee 2024-2-23	1659	janetchin 2024-2-26 16:23
[求助] CIC滤波器截位问题 - [悬赏 500 信元资产]	ZJU_emi 2024-2-26	01527	ZJU_emi 2024-2-26 15:38
[求助] 关于swd如何访问soc外设寄存器的问题	sducut 2024-2-23	31598	daxueliujisheng 2024-2-26 11:04
[求助] design compiler如何跑多个corner的综合？	Paradicat 2023-9-15	11212	shdxqj2009 2024-2-26 09:49
[求助] design compiler相关问题	羽蛇神 2020-9-15	73291	jyyuan 2024-2-25 11:06
[求助] sv的一种奇怪例化方法	xiaogou1233 2024-2-22	61189	saipolo 2024-2-23 11:54
[求助] set_false_path	fangwang85 2024-2-22	32102	fangwang85 2024-2-23 09:02
[原创] 大家过年放假都有几天？	liguchu 2024-1-18	41696	murphy522 2024-2-22 17:28
[求助] 各种寄存器常用设计惯例，比如写1清0，影子寄存器，把sram当寄存器等，哪本教材有写？	erwang 2024-2-1	11135	adan313 2024-2-22 12:42
[求助] 做DC综合时出现Error: Width mismatch on port - [已解决]	SuperLYL 2020-4-21	67675	tjz1127 2024-2-22 10:27
[原创] 前端设计的代码优化	数学必考150 2024-1-12	61649	naNo_cc 2024-2-21 09:38
[原创] 这么多培训班，有没有讲DSP+FPU的培训班啊？	orientview 2024-2-5	51209	kk2009 2024-2-21 02:00
[原创] 基于FPGA的AD/DA采集（附件代码原码）	xuehua_12 2018-11-13	86108	finelei2002 2024-2-20 17:43
[求助] waveview如何查看数组类型的变量	iceplanet 2024-2-19	1928	gaurson 2024-2-20 17:32
[求助] 书上说“严格控制信号”的输入时序可以不约束，什么叫“严格控制信号”？	日晨难再 2024-2-19	1847	nuobeierjiang 2024-2-20 08:15
[求助] Synplify requires license DesignWare	yalida 2022-4-13	32282	edgar8818 2024-2-19 21:44
[求助] 求大佬帮忙，DDR4 PHY 的clock 对source PLL 有没有精度的要求	lewis.l.l 2024-2-1	71296	mismatch24 2024-2-19 18:05
[求助] DW库中流水线乘法器综合问题求助	天才鼓手 2024-1-30	61415	Kiss_Rose 2024-2-19 17:30
[求助] 请有modelsim 2022.2版本的大侠共享下	gdutchen 2024-2-19	01028	gdutchen 2024-2-19 16:26
[讨论] 有用过Ｓ家的ｄｄｒｃ吗？？	scutlee 2024-2-19	01077	scutlee 2024-2-19 14:51
[求助] 求助对华大九天Xtime软件有经验的大佬	xkzxcv123 2024-2-19	31142	xkzxcv123 2024-2-19 14:26
[求助] STM32 F0 prefetch问题	neXtime 2024-2-19	0769	neXtime 2024-2-19 10:39
[求助] 模块使能信号的作用	Wade_ 2024-2-18	21198	Wade_ 2024-2-18 16:22
[求助] 请教一下一些存储器内部的寄存器作用	xiaokai66 2024-2-2	41076	xiaokai66 2024-2-17 14:53
[原创] 据说Bluespec比Chisel，更加优秀，是真的吗？	orientview 2022-5-14	53612	abeey 2024-2-16 11:02
[求助] 时钟端口也能添加input_delay吗？	日晨难再 2024-2-15	01147	日晨难再 2024-2-15 16:59
[讨论] 关于upf设计中的电源域切换	yex 2024-2-2	21451	kk2009 2024-2-15 08:33
[求助] lib库中的slew_derate_from_library究竟影响了什么？	日晨难再 2024-2-9	01143	日晨难再 2024-2-9 16:19
[求助] 请问formality可以做RTL-RTL的验证吗？	irun2 2013-7-3	62656	smc1017 2024-2-7 18:16

1 ... 49 50 51 525354 55 56 57 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31022|排名: 9

快速发帖

浏览过的版块

站长推荐 /1