EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31193|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 49 50 51 525354 55 56 57 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] pcie里的VC是针对于device的，还是针对于function的啊？	误入百花深处 2024-4-30	31206	苍穹521earth 2024-5-13 15:16
[讨论] verdi字体调节：message窗口	BellaYang 2024-5-13	01521	BellaYang 2024-5-13 14:30
[求助] CDR中双D鉴频鉴相器问题请教	fluxay08 2020-12-21	74186	xuwenwei 2024-5-13 10:17
[求助] 可以找到一些开源的RTL级电路吗	靳俞苗苗 2024-5-6	41513	Clonasser 2024-5-12 19:48
[求助] dc怎么读入.f文件	数字fw 2024-5-11	1933	EEDong 2024-5-12 18:35
[求助] 暑期实习offer选择求助	yhcao 2024-5-11	1911	安落 2024-5-12 12:04
[求助] 谁做过DSP啊？	orientview 2024-5-10	61147	orientview 2024-5-11 20:02
[讨论] vivado 调用ila ，怎么会缺失文件？？？	scutlee 2024-5-9	41364	scutlee 2024-5-11 09:47
[求助] SPI中切换从选择信号 (ss_*_n) 以在数据帧之间进行切换有什么特殊作用？	FIFO_empty 2024-5-9	21254	拾冠 2024-5-11 09:42
[求助] IC设计各个流程分别产生什么后缀的文件？	清葱黏梢 2013-9-12	44795	maxy 2024-5-11 09:38
[讨论] vivado的warning	scutlee 2024-5-10	2741	774110102 2024-5-11 09:30
[讨论] 经过MMCM的时钟应该怎么约束？？	scutlee 2024-5-9	31343	xiaoxiaochen 2024-5-11 06:22
[讨论] 用vivado做bifile debug	scutlee 2024-5-10	0703	scutlee 2024-5-10 21:32
[讨论] vivado的mmcm问题	scutlee 2024-5-10	0534	scutlee 2024-5-10 18:01
[讨论] vivado是不是可以配置代码特定信号的值	scutlee 2024-5-10	3910	ilmkduse 2024-5-10 17:32
[求助] zynq	elp00 2024-5-10	2952	elp00 2024-5-10 15:55
[讨论] vivado	scutlee 2024-5-10	0592	scutlee 2024-5-10 14:50
[求助] tsmc的sram	zhang_cc 2024-5-10	01156	zhang_cc 2024-5-10 14:18
[讨论] 会不会是数组太大导致vivado综合的问题？？	scutlee 2024-5-10	21403	helimpopo 2024-5-10 14:14
[讨论] vivado 的 synth.elab.expandBusRegLimit	scutlee 2024-5-8	2641	scutlee 2024-5-10 11:05
[求助] FPGA进行usb枚举，ACK握手无效	LB_Adams 2024-5-8	2957	LB_Adams 2024-5-10 09:15
[求助] ring_buffer 和 FIFO 有什么区别	yuanpin318 2024-5-8	12231	xiaoxiaochen 2024-5-10 02:05
[求助] 高通待遇	yhcao 2024-4-17	31315	yhcao 2024-5-9 22:39
[讨论] vivado 的 get_pins能找到，但是综合的时候就说没找到什么原因呢？？	scutlee 2024-5-9	0889	scutlee 2024-5-9 09:49
[资料] 下一代数据中心白皮书	xuanzhiyilian 2024-5-8	11339	伪界 2024-5-9 08:27
[资料] FPGA研究报告-2020年10月	xuanzhiyilian 2024-5-6	41297	liguchu 2024-5-8 13:54
[讨论] 用vivado 例化 clk_wiz,提示no pin match	scutlee 2024-5-8	0826	scutlee 2024-5-8 11:34
[求助] 有限域生成元问题请教	laotui 2024-5-7	01110	laotui 2024-5-7 19:56
[求助] DC	fangwang85 2024-5-7	0600	fangwang85 2024-5-7 19:27
[讨论] flow 转设计	hbzhang_0 2024-5-7	1968	flyskyseu 2024-5-7 17:25
[讨论] 访问DDR如果要跨越4K地址呢	scutlee 2024-3-27	41421	Hillusionary 2024-5-7 17:01
[讨论] vivado综合用的xdc	scutlee 2024-4-29	2910	scutlee 2024-5-7 15:06
[讨论] vivado一直卡在technology mapping是怎么回事？？？	scutlee 2024-5-7	0682	scutlee 2024-5-7 09:40
[求助] verilog有符号位和无符号位运算位宽是如何扩展的？	dkylx 2019-4-29	86195	plplpo 2024-5-6 20:03
[原创] 小总结一下verilog的位宽与数据转换	yifenqian 2016-3-4	47831	plplpo 2024-5-6 19:57

1 ... 49 50 51 525354 55 56 57 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31193|排名: 12

快速发帖

浏览过的版块

站长推荐 /1