在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 新人求助FIR插值滤波器的Verilog代码 dyczs 2023-6-13 41604 liu666+ 2024-2-27 16:19
[求助] 求stm32f413 中DMA2D 的源码, lewis.l.l 2024-2-27 0709 lewis.l.l 2024-2-27 13:54
[讨论] 关于CIC滤波器溢出处理  ...2 挂在天边的鱼 2014-6-24 1516537 ZJU_emi 2024-2-27 11:24
[讨论] 一组信号同时跨时钟或者一组信号连到io pad scutlee 2024-2-23 1658 janetchin 2024-2-26 16:23
悬赏 [求助] CIC滤波器截位问题 - [悬赏 500 信元资产] ZJU_emi 2024-2-26 01527 ZJU_emi 2024-2-26 15:38
[求助] 关于swd如何访问soc外设寄存器的问题 sducut 2024-2-23 31597 daxueliujisheng 2024-2-26 11:04
[求助] design compiler如何跑多个corner的综合? Paradicat 2023-9-15 11210 shdxqj2009 2024-2-26 09:49
[求助] design compiler相关问题 attach_img 羽蛇神 2020-9-15 73287 jyyuan 2024-2-25 11:06
[求助] sv的一种奇怪例化方法 xiaogou1233 2024-2-22 61188 saipolo 2024-2-23 11:54
[求助] set_false_path fangwang85 2024-2-22 32098 fangwang85 2024-2-23 09:02
投票 [原创] 大家过年放假都有几天? liguchu 2024-1-18 41696 murphy522 2024-2-22 17:28
[求助] 各种寄存器常用设计惯例,比如写1清0,影子寄存器,把sram当寄存器等,哪本教材有写? erwang 2024-2-1 11135 adan313 2024-2-22 12:42
悬赏 [求助] 做DC综合时出现Error: Width mismatch on port - [已解决] SuperLYL 2020-4-21 67666 tjz1127 2024-2-22 10:27
[原创] 前端设计的代码优化 数学必考150 2024-1-12 61648 naNo_cc 2024-2-21 09:38
[原创] 这么多培训班,有没有讲DSP+FPU的培训班啊? orientview 2024-2-5 51208 kk2009 2024-2-21 02:00
[原创] 基于FPGA的AD/DA采集(附件代码原码) attachment xuehua_12 2018-11-13 86107 finelei2002 2024-2-20 17:43
[求助] waveview如何查看数组类型的变量 iceplanet 2024-2-19 1926 gaurson 2024-2-20 17:32
[求助] 书上说“严格控制信号”的输入时序可以不约束,什么叫“严格控制信号”? attach_img 日晨难再 2024-2-19 1846 nuobeierjiang 2024-2-20 08:15
[求助] Synplify requires license DesignWare 新人帖 yalida 2022-4-13 32281 edgar8818 2024-2-19 21:44
[求助] 求大佬帮忙,DDR4 PHY 的clock 对source PLL 有没有精度的要求 lewis.l.l 2024-2-1 71296 mismatch24 2024-2-19 18:05
[求助] DW库中流水线乘法器综合问题求助 新人帖 天才鼓手 2024-1-30 61412 Kiss_Rose 2024-2-19 17:30
[求助] 请有modelsim 2022.2版本的大侠共享下 gdutchen 2024-2-19 01026 gdutchen 2024-2-19 16:26
[讨论] 有用过S家的ddrc吗?? scutlee 2024-2-19 01075 scutlee 2024-2-19 14:51
[求助] 求助对华大九天Xtime软件有经验的大佬 xkzxcv123 2024-2-19 31141 xkzxcv123 2024-2-19 14:26
[求助] STM32 F0 prefetch问题 attach_img neXtime 2024-2-19 0769 neXtime 2024-2-19 10:39
[求助] 模块使能信号的作用 Wade_ 2024-2-18 21194 Wade_ 2024-2-18 16:22
[求助] 请教一下一些存储器内部的寄存器作用 xiaokai66 2024-2-2 41075 xiaokai66 2024-2-17 14:53
[原创] 据说Bluespec比Chisel,更加优秀,是真的吗? orientview 2022-5-14 53609 abeey 2024-2-16 11:02
[求助] 时钟端口也能添加input_delay吗? 日晨难再 2024-2-15 01147 日晨难再 2024-2-15 16:59
[讨论] 关于upf设计中的电源域切换 yex 2024-2-2 21450 kk2009 2024-2-15 08:33
[求助] lib库中的slew_derate_from_library究竟影响了什么? 日晨难再 2024-2-9 01140 日晨难再 2024-2-9 16:19
[求助] 请问formality可以做RTL-RTL的验证吗? irun2 2013-7-3 62654 smc1017 2024-2-7 18:16
[求助] Verilog初学,新人求助 attach_img 2558966080 2024-2-3 81309 767781537 2024-2-7 16:17
[求助] 浮点数算法逼近问题 xbllzf 2024-2-2 41148 xbllzf 2024-2-5 16:29
[求助] VHDL可以直接定义浮点数或定点小数?verilog不行吧? haxy 2016-3-29 48145 andy2000a 2024-2-5 15:45
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-12 20:29 , Processed in 0.047250 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块