在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] mipi dsi - [悬赏 100 信元资产] KGL 2022-7-14 33787 xiang748729319 2024-5-30 10:20
[讨论] vivado的clk_wiz scutlee 2024-5-18 31228 jinfeier 2024-5-30 09:11
[求助] spyglass2018 新人帖 刘明轩 2024-5-29 21217 刘明轩 2024-5-30 09:05
[求助] FPGA约束文件 方出旭旭 2024-5-27 41005 方出旭旭 2024-5-29 18:22
[求助] vcs+verdi联合仿真最长时间可设置多少 新人帖 mmoooon 2024-5-27 11110 gaurson 2024-5-28 18:49
[讨论] vivado的综合 scutlee 2024-5-28 0980 scutlee 2024-5-28 16:10
[讨论] 不加时序约束的综合和加时序约束的综合面积应该差多少?? scutlee 2024-5-23 41156 scutlee 2024-5-28 16:05
[求助] 微电子科班做数字较非科班有什么优势? danalog 2024-5-28 51589 小鸟探戈 2024-5-28 14:53
[求助] ICC2: datapath delay相关问题 - [已解决] Pacific-Feng 2024-5-23 61745 Pacific-Feng 2024-5-28 13:16
[求助] fpga 新人帖 UHYGVYUUYV 2024-5-16 61230 UHYGVYUUYV 2024-5-28 10:50
[求助] FPGA UHYGVYUUYV 2024-5-28 0570 UHYGVYUUYV 2024-5-28 09:58
[讨论] 汽车电子功能安全中锁步方式、故障处理方式讨论 点灯小能手 2024-5-22 21201 点灯小能手 2024-5-26 09:38
谁知道微电子中的die-to-die和within-die是什么意思  ...2 xs2015 2009-3-25 1216548 embeddedkernal 2024-5-25 21:45
[求助] 请问我用蒙特卡洛仿真,单独仿真OTA失配和加上斩波后OTA失配不变是什么原因呢? - [悬赏 30 信元资产] intentydh 2024-5-16 11098 intentydh 2024-5-24 23:53
[求助] APB总线仿真 zhanghanqing 2024-5-22 71198 gaurson 2024-5-24 17:50
[求助] genus 综合 reset fanout问题 tomyang2008 2024-5-22 31068 zero_0 2024-5-24 14:55
[资料] FPGA至简设计原理与应用 liguchu 2024-4-26 71873 xianrenwang 2024-5-24 09:29
[原创] 求一篇论文 takeshineshiro 2024-5-23 11019 aiolos65 2024-5-24 00:20
[求助] 求助cordic代码 新人帖 - [悬赏 50 信元资产] 毛毛球 2024-5-23 0783 毛毛球 2024-5-23 15:49
[讨论] 有关AXI中narrow transfer的疑问 leine 2021-3-16 13321 dreamer21 2024-5-23 13:56
[求助] design compiler 合成相關問題 - [已解决] Pacific-Feng 2024-5-22 41360 OsrisGZY 2024-5-23 11:33
[资料] 【强烈推荐】***SunBurst 论文合集***  ...2345 Felix_ZYF 2016-1-25 4919344 BrandoBo 2024-5-23 10:43
[讨论] 为啥我的vivado的波形只有100ns scutlee 2024-5-14 31369 Casta_HZP 2024-5-22 14:47
[讨论] set_clock_gating_style命令使用 河源皮 2017-10-10 69524 scutlee 2024-5-22 11:14
[调查] Altera Quartus你在用哪个版本?你认为最稳定的版本?  ...23456..14 vistaman 2014-9-25 14071423 andrew10 2024-5-22 10:40
[求助] 关于nlint2.2v24中的generate语句 新人帖 braveneww0rld 2019-8-4 32363 atlandis 2024-5-21 22:38
[原创] 请教nlint能否识别generate for atlandis 2017-7-6 12531 atlandis 2024-5-21 22:37
[求助] binary to thermometer decoder设计 wayward 2024-5-21 01428 wayward 2024-5-21 20:33
[资料] 苏黎世联邦理工 ETH Zurich:Digital Design and Computer Architect 新人帖 Jinkui 2024-5-20 31545 A1985 2024-5-21 16:58
[讨论] FPGA 的IOBUF和clock BUF scutlee 2024-5-20 1888 774110102 2024-5-21 13:30
[求助] DC综合在Area Optimization时崩溃The tool has just encountered a fatal error openbox 2024-5-16 2921 openbox 2024-5-21 09:11
[讨论] vivado时序违例 scutlee 2024-5-17 31250 scutlee 2024-5-20 16:08
[讨论] FPGA的GPIO scutlee 2024-5-16 71366 ee_wang7788 2024-5-20 10:04
[求助] ICG综合时序违约 南波湾001 2024-5-16 21243 darlingwqm 2024-5-20 08:35
[求助] 新人请教关于design_vision软件问题 新人帖 zr0243 2024-5-20 0820 zr0243 2024-5-20 08:19
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 23:59 , Processed in 0.024278 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块