EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 大牛钟文枫的SystemVerilog与功能验证

1 2 3 456 7 / 7 页下一页

楼主: wac123

[资料] 大牛钟文枫的SystemVerilog与功能验证

[复制链接]

sxd9490

发表于 2021-2-22 11:12:41 | 显示全部楼层

感谢分享

回复支持反对

jfeta

发表于 2021-2-22 13:17:31 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

IC菜鸟无敌

发表于 2021-2-22 16:47:11 | 显示全部楼层

感谢分享

回复支持反对

ypchentw

发表于 2021-2-22 17:29:47 | 显示全部楼层

Thanks~

EETOP创芯人才网职位发布入口

回复支持反对

soldierwuhan

发表于 2021-2-22 17:53:34 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

yghanwuji

发表于 2021-3-11 11:00:16 | 显示全部楼层

谢谢谢谢，感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

soldierwuhan

发表于 2021-3-11 11:38:13 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

xuxms

发表于 2021-3-28 23:57:35 来自手机 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

havoc001

发表于 2021-6-2 13:49:46 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

leoxlshf

发表于 2021-6-17 08:51:50 | 显示全部楼层

感谢分享~

回复支持反对

1 2 3 456 7 / 7 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-5 21:40 , Processed in 0.023067 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] 大牛 钟文枫的SystemVerilog与功能验证

站长推荐 /1

[资料] 大牛钟文枫的SystemVerilog与功能验证