数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 52 53 54 555657 58 59 60 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] primetime（pt）中这个gui界面的Endpoints Summary是什么？请教各位大神	瓜大数字ic鼠鼠 2024-6-2	21253	瓜大数字ic鼠鼠 2024-6-11 17:03
[讨论] reset怎么约束？？	scutlee 2024-6-11	1995	ymz615 2024-6-11 11:28
[讨论] PLL的输出还有clock div需要始终约束吗？	scutlee 2024-6-11	0620	scutlee 2024-6-11 10:41
[原创] FPGA设计技巧之常用模块划分 ...2	chop147 2017-5-15	135052	liguchu 2024-6-11 08:35
[资料] AMBA资料	ICer_hao 2024-6-5	21228	lipinshengxp 2024-6-10 20:53
[资料] Non-Volatile Memory Express (NVMe) Introduction	AlvinRolling 2024-1-17	51489	maximusjenna 2024-6-10 12:08
[资料] 数字电子技术基础阎石第5版高清PDF带目录 ...2	13261887255 2022-7-15	103901	bamtu 2024-6-9 07:50
[原创] Xilinx FPGA电源设计与注意事项	chop147 2023-1-17	22816	ic886 2024-6-8 23:05
[原创] 【学习FPGA必看】一个FPGA小白的自述	chop147 2022-12-13	12575	ic886 2024-6-8 22:54
[资料] 【推荐】FPGA至简设计学习案例200例-每周定时更新 ...2	chop147 2022-7-20	114849	ic886 2024-6-8 22:45
[原创] FPGA时序约束分享04_output delay 约束(连载）	chop147 2022-7-27	12313	ic886 2024-6-8 22:35
[原创] XILINX FIFO写不进去的问题(实用分享)	chop147 2022-3-2	53198	ic886 2024-6-8 22:24
[原创] FPGA设计实用分享02 之 XILINX的可参数化FIFO	chop147 2022-3-9	63900	ic886 2024-6-8 22:19
[原创] Xilinx官方的DP例程的建立步骤	chop147 2024-6-8	12526	ic886 2024-6-8 21:21
[原创] PCIE项目案例合集	chop147 2024-6-8	01729	chop147 2024-6-8 15:21
[原创] edp和V-by-on接口设计	chop147 2024-6-8	01117	chop147 2024-6-8 15:18
[讨论] Sigma-delta ADC中的DNL和INL有没有必要去关注和评估？ ...2	艾克0928 2017-9-12	108103	Riching 2024-6-7 22:23
[讨论] vivado 模块被当成了blackbox	scutlee 2024-6-7	0708	scutlee 2024-6-7 11:26
[求助] 求移知上的AMBA进阶之AXI总线实战，可分摊学费	ysyandysm 2024-6-6	01014	ysyandysm 2024-6-6 17:11
[讨论] Altera HLS学习路径	海神波塞冬 2024-6-6	01139	海神波塞冬 2024-6-6 16:30
[讨论] 关于卡尔曼滤波的FPGA实现的想法	李宝绪 2014-1-20	12429	blazar 2024-6-6 15:33
[求助] spygalss cdc 数据用作时钟的报错怎么解决	kassadin 2024-6-4	61273	kassadin 2024-6-6 15:17
[求助] 有关nic400自带的dct综合脚本的问题	吕归尘 2024-6-4	61624	吕归尘 2024-6-6 10:16
[资料] VCS使用手册	ICer_hao 2024-6-5	21322	icroad 2024-6-6 00:50
[讨论] 用vivado综合完工程，文件路径就变了，那我怎么刷新文件呢？？	scutlee 2024-6-5	0744	scutlee 2024-6-5 18:29
[求助] Verilog中信号保持要不要明确写出来	时间在走人在变 2024-6-5	11102	zhaozhety 2024-6-5 18:21
[求助] vivado可以输出xdl文件吗？	Rita_Jia 2024-6-5	11256	西西在冰城 2024-6-5 15:35
[讨论] ICG怎么样插入？？	scutlee 2024-5-21	81642	kl_upc 2024-6-5 15:22
[讨论] 8b/10b编码与GTX的恩怨情仇精华3 ...2	qiurijian 2017-10-10	1815115	kl_upc 2024-6-5 15:19
[求助] 求问designware的div_lp_pipe IP是用什么算法实现的？	leolew 2024-6-5	0908	leolew 2024-6-5 09:58
[求助] spyglass cdc 报跨时钟域同步寄存器列表	watertree 2021-12-29	32324	easonjake333 2024-6-5 08:46
[原创] 求一篇论文	takeshineshiro 2024-6-4	21117	joshuacp 2024-6-5 08:04
优秀设计的十大戒律 ...2 3 4 5 6..7	coland 2008-5-22	6819889	clslhy 2024-6-4 18:09
[求助] 移位寄存器产生序列疑问	时间在走人在变 2024-6-4	11210	sogaside 2024-6-4 15:56
[求助] 问一个很基础的dc综合的时钟周期的问题	鹅鹅鹅丶 2024-6-4	31276	hxy2018 2024-6-4 13:28

1 ... 52 53 54 555657 58 59 60 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2