数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 52 53 54 555657 58 59 60 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Design compiler如何添加工艺库	zhang113 2020-3-23	43477	omidi.g.r 2024-4-30 23:41
[求助] 用MUX选择时钟的约束问题	jiangxyn 2024-4-30	31555	jiangxyn 2024-4-30 18:06
[求助] 直流参数指标什么意思	yuanpin318 2024-4-30	01437	yuanpin318 2024-4-30 17:32
[求助] 有没有友友跑过玄铁C910的VCS仿真，想咨询一些问题。	芋圆不加冰 2024-4-30	0804	芋圆不加冰 2024-4-30 16:21
[求助] 为什么pcie的完成包的Lower Address字段，只需要7个bit呢	误入百花深处 2024-4-28	21277	误入百花深处 2024-4-30 15:26
[讨论] 为什么这种结构的复位电路可以避免复位不同步的问题	wenfangsibao 2024-4-25	21263	wenfangsibao 2024-4-30 15:22
[求助] 等效门应该什么时候看	yuanpin318 2024-4-30	0888	yuanpin318 2024-4-30 14:52
[讨论] 后端可以实现延时吗？？	scutlee 2024-4-29	41291	hamandu 2024-4-29 20:15
[求助] 发错了 - [悬赏 200 信元资产]	dj412731181 2024-4-29	11256	anadesign 2024-4-29 13:34
[讨论] 感觉数字比模拟需求大的多，准备转数字ic设计了 ...2	j1j1j1 2024-4-11	163069	j1j1j1 2024-4-29 11:42
[原创] 这个消息可靠吗？	长啸天歌 2024-4-9	31495	bin_bingo 2024-4-29 11:35
[讨论] 是不是不用chipscope就只能看到端口的信号？？	scutlee 2024-4-29	0691	scutlee 2024-4-29 11:07
[求助] dc综合里报infeasible paths怎么解决	kyaaaa 2024-4-28	21420	kyaaaa 2024-4-29 09:47
[求助] 有没有讲ISP verilog设计的书或资料	wangyangcha 2023-6-17	52051	清霜一梦 2024-4-27 22:04
[求助] vivado18.3 仿真波形与代码不一致，再次仿真又正确了	Neverlandx 2024-4-27	0937	Neverlandx 2024-4-27 20:49
[求助] e203 riscv中复位代码	nullptr 2024-4-27	01279	nullptr 2024-4-27 15:15
[求助] DC的相关问题	nullptr 2024-3-22	81704	nullptr 2024-4-27 15:09
[讨论] temperature sensor 的 digital offset cancellation有啥用处没？？	scutlee 2024-4-26	0654	scutlee 2024-4-26 15:20
[讨论] 有人了解三星5nm的temperature sensor 吗？？	scutlee 2024-4-26	0686	scutlee 2024-4-26 15:03
[讨论] uart的testbench怎么写呢？？？	scutlee 2024-4-25	31216	数学必考150 2024-4-25 18:05
[讨论] 异步复位同步释放和软复位	scutlee 2024-4-15	61390	robin0612 2024-4-25 15:47
[求助] 用Genus synthesis后缺少VDD VSS 问题	Jabbawackeez 2020-10-5	52959	leejohannes 2024-4-25 13:35
[求助] DC warning: The specified replacement character(_)is conflicting with the specified allowed or ...	starkxiu 2022-4-20	23794	starkxiu 2024-4-25 10:07
[求助] exciting host 如何理解？	yuanpin318 2024-4-24	21261	yuanpin318 2024-4-24 18:14
[原创] 分频电路（9分频）设计精华3	不忘初心灬214 2019-8-15	89013	chf1 2024-4-24 16:36
[求助] FIR滤波器画图求解	海神波塞冬 2024-4-24	01365	海神波塞冬 2024-4-24 16:34
[求助] ISE环境下使用Verilog设计RAM写模块出现问题	xjmiles 2015-8-27	64014	cyt66 2024-4-24 16:27
[求助] ise综合的时候出现了问题（求助） ...2	cleocss 2010-9-5	1419454	cyt66 2024-4-24 15:02
[讨论] 可以直接#10ps 这样吗	scutlee 2024-4-24	1747	zsftm 2024-4-24 14:14
[讨论] use macro parama has not been defined	scutlee 2024-4-24	0647	scutlee 2024-4-24 13:48
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？	Wade_ 2024-4-23	21431	Wade_ 2024-4-24 09:34
[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	61369	scutlee 2024-4-24 09:28
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1320641	binnq 2024-4-23 17:19
[求助] vcs 同步时钟采样问题-deraceclockdata没有用	xingerzh 2023-10-4	72509	binnq 2024-4-23 17:01
[资料] LEDA培训讲义 ...2	低空翾翔 2016-10-7	149365	yuanpin318 2024-4-23 10:52

1 ... 52 53 54 555657 58 59 60 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2