EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 52 53 54 555657 58 59 60 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] dc时序违约时，综合出来的电路情况是什么？	frostbitegbk 2024-3-7	11081	AlvinRolling 2024-3-10 11:21
[求助] 想要研究FPGA的高速接口需要什么基础，目前刚学习完FPGA的时序仿真之类的	皓皓娜娜 2024-3-8	1653	AlvinRolling 2024-3-10 11:20
[求助] 来自一位准研究生关于数字ic的咨询，求各位大佬解答	YYle 2024-3-9	11137	AlvinRolling 2024-3-10 11:18
[求助] 寄存器复位值该如何设置？	Wade_ 2024-3-9	21395	AlvinRolling 2024-3-10 11:16
[讨论] 请教关于MTP的设计	飞龙啸天1 2024-3-7	21061	飞龙啸天1 2024-3-8 19:52
[讨论] 数字IC前端对DC的使用需要到什么程度	like_play_nt 2024-3-8	21387	like_play_nt 2024-3-8 16:41
[求助] VCD2VEC转换 - [已解决]	黄焖鸡 2023-5-24	53663	javkkb 2024-3-8 14:04
[求助] 发个ASIC中的ROM与RAM生成的问题 ...2	willwillwill 2010-2-9	1610686	pandaroy 2024-3-8 13:50
[讨论] input delay和output delay怎么设置呢？？应该设置多大	scutlee 2024-3-3	61555	潇洒的蛋壳Chris 2024-3-8 13:43
MEMORY COMPILER ...2 3 4 5 6..9	coeel 2008-4-7	8150184	skysand 2024-3-7 21:16
[求助] Synopsys DC: 脚本和相关工艺库问题	ssexpo1046 2024-3-7	01351	ssexpo1046 2024-3-7 10:25
[求助] 数字模块内部怎么处理分频？	Wade_ 2024-2-28	81577	拾冠 2024-3-6 16:49
[求助] Hspice仿真测INV的噪声容限	亭ting 2019-4-7	11909	Mia_cc 2024-3-6 14:56
[资料] FIR滤波器论文	liguchu 2024-3-6	31198	jekky888888 2024-3-6 10:16
[讨论] 综合的话应该选哪个coner的库	scutlee 2024-3-3	71262	唐三彩骆驼 2024-3-5 22:35
[求助] SATA控制器 ...2 3	a1221 2012-11-9	2216366	jw216 2024-3-5 20:19
[原创] xilinx_sata工程源代码 ...2 3 4	chenjun1234 2016-6-29	3414880	jw216 2024-3-5 20:14
[求助] displayport 接口的电平标准求助	福生无量 2024-3-4	51181	福生无量 2024-3-5 17:38
[求助] 关于ISP图像处理一些疑惑	皖南坤势 2024-3-3	31282	xuxiuliv 2024-3-5 17:02
[求助] 求助CIC插值滤波器设计	你吃不吃火锅 2024-1-31	21215	你吃不吃火锅 2024-3-5 10:56
[求助] ddr4 write leveling fail	lewis.l.l 2024-2-26	21291	3ce 2024-3-4 17:23
[求助] 新手AMS混仿，.v文件无法导入，求高手帮忙	Atticus_song 2022-4-28	72987	lllzd 2024-3-4 15:18
[求助] 移位运算位数的问题 - [已解决]	佳木秀繁阴 2024-2-29	21306	佳木秀繁阴 2024-3-4 14:50
[求助] verilog 多次加载数据更优雅一些的写法	Haleski 2024-1-30	41420	guoweituo 2024-3-4 14:29
[求助] 时钟如何切换？	Wade_ 2024-3-1	31330	harry_hust 2024-3-4 10:32
[招聘] 【存储芯片内推+高薪福利好】合肥康芯威存储技术有限公司内推	einkingyw 2024-3-4	11305	jiangnaner 2024-3-4 10:13
[讨论] 前端的同学做spyglass CDC都遇到什么问题	scutlee 2024-3-2	21143	silent_speak 2024-3-4 08:37
[求助] 在simics+solaris10下，用artisan memory compiler无法生成GDS文件	idoiwant 2023-10-26	21529	renrensd 2024-3-3 16:12
[讨论] AXI exclusive monitor	scutlee 2024-3-2	31297	Cpual333 2024-3-3 11:40
[讨论] hold time violation怎么修？？	scutlee 2024-3-3	11156	AlvinRolling 2024-3-3 09:50
[讨论] 做前端的朋友有遇到什么后端的问题需要前端来解决吗？？	scutlee 2024-2-20	91555	scutlee 2024-3-3 00:45
[讨论] 基带芯片设计相关	sunjy17 2024-3-1	31205	sunjy17 2024-3-3 00:15
[求助] FORMALITY报错	8i8i9o9o 2023-10-26	41760	668225 2024-3-2 21:19
[讨论] 前端的朋友做后仿都遇到什么问题？？	scutlee 2024-3-2	0682	scutlee 2024-3-2 19:01
[资料] VESA Monitor Timing standards	nianhai1212 2024-1-26	71658	im.leo 2024-3-2 10:48

1 ... 52 53 54 555657 58 59 60 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

快速发帖

站长推荐 /1