在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1842|回复: 1

[讨论] 关于卡尔曼滤波的FPGA实现的想法

[复制链接]
发表于 2014-1-20 20:20:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
今天看了一下卡尔曼滤波器的fpga实现,出现了一个疑问:用FPGA实现卡尔曼滤波器输入端和输出端是分别设计成[X(K+1),X(K),CLK,RESET]、[X(K+2),X(K+1)]好,还是设计成[X(K),CLK,RESET]、[X(K+1)]好,X(K)代表在K时刻最优估算值。我觉得后者好一些,应该会提高点速度吧
发表于 2024-6-6 15:33:49 来自手机 | 显示全部楼层
你好,我也在做,请问还能找到卡尔曼滤波器的FPGA实现吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-12 22:54 , Processed in 0.021217 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表