EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 56 57 58 596061 62 63 64 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 什么情况下不用多晶电阻，用有源电阻或者阱电阻	白驹 2024-1-16	0889	白驹 2024-1-16 20:23
[求助] 处理器设计 & RI5CY & RISC-V & 数字设计 & 硬件木马检测 - [悬赏 300 信元资产]	北极的星辰 2024-1-16	01369	北极的星辰 2024-1-16 19:41
[求助] 求双精度浮点数除法verilog IP	helimpopo 2024-1-16	11176	ht_lch 2024-1-16 18:47
[求助] ram IP	007无敌 2023-12-18	41416	007无敌 2024-1-16 16:04
[求助] sram先写再读出问题QAQ - [已解决]	GloriaMoran 2024-1-15	61858	zhongzhetao 2024-1-16 15:39
[求助] 插入clock gating后的网标仿真	microsofthard 2011-7-8	74509	0_hila_0 2024-1-16 15:09
[求助] 锁存器（LATCH）的verilog写法？ ...2	283145107 2023-12-20	113935	yuanpin318 2024-1-15 19:57
[讨论] 设计要懂验证吗？	Wade_ 2024-1-3	51711	Wade_ 2024-1-15 15:29
[求助] 如何在verilog里定义小数，为什么我定义输入xy是小数在真正运行时自动取整？	sins17 2023-2-28	52256	sins17 2024-1-15 11:05
[求助] 有没有大神用synopsys的DWC_XGMAC	arccosx 2024-1-15	0985	arccosx 2024-1-15 10:59
[求助] 进位旁路加法器的关键路径	zhujianhuax 2024-1-14	11604	kuangjianghua 2024-1-15 09:41
[求助] PTM 22nm 的nominal Vdd 是0.8V，是否还可以工作在其它电压下	doudou6522 2016-9-6	43601	cxmmzz 2024-1-14 22:52
[求助] 滤波器	zhujianhuax 2023-12-4	41501	zhujianhuax 2024-1-14 17:36
[求助] SRAM尺寸设计	xduic 2024-1-2	21387	andyfan 2024-1-14 10:06
[讨论] 在存储器构建中，什么时候使用寄存器，什么时候使用SRAM ...2	xujieming 2024-1-9	113264	kk2009 2024-1-14 09:47
[求助] 综合时cell选用求助 - [悬赏 100 信元资产]	watertree 2024-1-5	71912	watertree 2024-1-13 13:33
[讨论] debussy 如何加载 parameter文件？就是include里面的文件	feitengyu 2024-1-11	21217	gaurson 2024-1-12 20:46
[求助] sdfmax和sdfmin的区别？ ...2	绿茶盖儿 2013-5-31	1212115	静心聆听 2024-1-12 15:07
[求助] Verdi导出RTL代码中instance路径	Blue_IC 2024-1-10	41860	夏尔 2024-1-12 10:43
[原创] Malogic FPGA Board 优惠活动	dodoee 2024-1-11	21144	dodoee 2024-1-12 08:18
[求助] 用DC逻辑综合的时候输入check_timing之后报错	thrallzy 2024-1-11	01195	thrallzy 2024-1-11 21:46
[求助] gcc吞语句问题	realom 2023-11-17	11115	AlvinRolling 2024-1-11 20:34
[求助] 怎么在Modelsim里使用Notepad++	nuobeierjiang 2023-11-15	21364	AlvinRolling 2024-1-11 20:32
[求助] Synopsys综合前RTL级功耗仿真	南波湾001 2023-12-6	21585	AlvinRolling 2024-1-11 20:24
[求助] 数字电路如何从门级反推行为级	Mrikato 2024-1-2	31335	AlvinRolling 2024-1-11 20:12
[求助] vcs编译时钟频率求助	Aaronlmy 2023-12-29	21386	AlvinRolling 2024-1-11 20:11
[求助] POR和BOR的区别	Alex_Liu95 2024-1-10	12870	freemanhans 2024-1-11 16:46
[求助] AHB总线multi-cycle问题 ...2	jiajie0628 2021-6-15	145835	zsj230713 2024-1-11 10:31
[解决] Verdi打开filelist问题	kyaaaa 2024-1-10	42102	kyaaaa 2024-1-10 17:23
[原创] 基于FPGA的千兆以太网UDP 硬件协议栈精华3 ...2 3 4 5 6..16	eebinqiu 2016-2-15	15974511	im.leo 2024-1-10 16:45
[求助] error: too many initializers	sins17 2024-1-10	0792	sins17 2024-1-10 15:06
[资料] 如何以硬件思维看穿你的verilog ...2 3 4 5 6	MACROY 2018-1-23	5120379	sugarlovestudy 2024-1-10 14:11
[解决] 代码综合以后，资源没有or 不显示是什么原因 - [阅读权限 255]	西西在冰城 2024-1-10	0588	西西在冰城 2024-1-10 10:55
[解决] Verdi可以不通过vcs编译直接看code吗	kyaaaa 2024-1-9	22284	kyaaaa 2024-1-9 20:39
[求助] 纯组合逻辑的模块在时序路径中的约束	打不出空白 2024-1-9	11344	莫名晴天 2024-1-9 17:15

1 ... 56 57 58 596061 62 63 64 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

快速发帖

浏览过的版块

站长推荐 /1