在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[讨论] wire a=b;这样可以不?? attach_img scutlee 2023-9-29 21369 saipolo 2023-9-30 12:37
[讨论] 有的SoC频率2~3GHz,FPGA速度到不了,怎么做的FPGA原型验证? helimpopo 2023-9-29 21238 chinazy95 2023-9-30 10:28
[求助] 关于跨时钟域单bit信号的同步问题 attach_img digest  ...234 IC.Michael 2019-4-10 3820214 dcrfyq 2023-9-28 23:18
[求助] 关于跨时钟域传输的问题 新人帖 OneLastKiiss 2023-9-28 71285 OneLastKiiss 2023-9-28 17:59
[求助] 求助关于Design Compiler中DW库的调用 attach_img yishuad 2019-1-4 12747 eerubbishtop 2023-9-28 17:44
[求助] FPGA小白入门求助 新人帖 Katerina 2023-9-28 01046 Katerina 2023-9-28 17:12
[求助] 数模混合仿真求助 attach_img watertree 2023-9-28 21352 watertree 2023-9-28 11:17
[求助] 关于TNS的计算 新人帖 又来长脑了 2023-9-27 0674 又来长脑了 2023-9-27 14:18
[原创] 昨天讲了个笑话,今天提个问题,身价百亿的商人申请博士是为了什么? dodoee 2023-8-30 71612 一个头五个大 2023-9-27 10:24
[讨论] DDR PHY DQS信号检测 nxl_sdu 2016-5-13 33121 592znw 2023-9-26 21:22
[求助] tessent mbist最后调用仿真的时候如何支持systemverilog zhaoqingyi13 2023-9-26 0719 zhaoqingyi13 2023-9-26 16:30
[其它] 有了解logiHDR的同志来交流一下 msqxl 2023-9-18 31228 耳_东_陈 2023-9-26 12:22
[原创] DC逻辑综合:原理与实践(part VI,elaborate与datapath优化) nirvana_pear 2023-9-24 21307 magnum 2023-9-26 11:40
[求助] SRAM功耗问题 attach_img rqp 2023-9-26 31262 Alexander_Tang 2023-9-26 11:30
[求助] PT 报 Error: Current design is not in min-max mode husthxing 2023-9-15 11015 robin0612 2023-9-26 11:29
[求助] tessent错误:there are unsaved module…… zhaoqingyi13 2023-9-26 51064 zhaoqingyi13 2023-9-26 10:58
[求助] tessent需要的IO pad库*.tcellli如何获得? zhaoqingyi13 2023-9-25 2875 zhaoqingyi13 2023-9-26 10:20
[求助] VCS的power gating仿真 ningyuan198 2023-9-25 11195 ningyuan198 2023-9-26 10:09
[求助] 0b0 0b1 fangwang85 2023-9-25 11210 黑桃ACE 2023-9-25 21:30
[求助] DC出来同样的电路 VCS仿真的结果却不一样 求大佬指点 新人帖 attach_img 飞鸟123 2023-9-14 21004 炒鸡屈服者 2023-9-25 14:42
[求助] tessent mbist修复功能需要添加efuse吗 zhaoqingyi13 2023-9-24 0773 zhaoqingyi13 2023-9-24 22:19
[求助] axi 读出错 weila9 2021-7-14 22385 999 2023-9-24 15:27
悬赏 [求助] 为什么寄存器用触发器而不用SRAM - [悬赏 10 信元资产] roseiyou 2023-9-24 22109 churchmice 2023-9-24 15:26
[讨论] 大家说说这个FPGA教学视频怎样? 会飞的小鸟 2016-3-23 23082 ysjlew 2023-9-23 23:29
[求助] VCS报错:syntax error:token is “module” attach_img  ...2 张冬明 2016-4-16 1117215 zuto 2023-9-22 17:01
[求助] tessent shell mbist需要的库文件在哪里 zhaoqingyi13 2023-9-21 2952 zhaoqingyi13 2023-9-22 16:05
悬赏 [求助] 求一款带USB 2.0 PHY IP的FPGA - [悬赏 600 信元资产] liya_10 2023-9-20 31497 liya_10 2023-9-22 08:46
[求助] QSPI的四根数据线,帧格式是什么样的呢 新人帖 lixiaomiao 2023-9-21 01023 lixiaomiao 2023-9-21 17:20
[原创] XA VCS混仿真,提示如下错误啥原因? attach_img 马工 2023-9-16 51174 esbwong 2023-9-21 14:07
[求助] 求大佬帮忙 zhanghanqing 2023-9-21 0738 zhanghanqing 2023-9-21 13:33
[求助] 问个问题:DC综合时需要使用的最少门单元是什么? luzi 2023-9-19 51517 luzi 2023-9-21 11:28
悬赏 [求助] vivado如何连接两个 6x的Aurora - [悬赏 500 信元资产] attach_img TUJzzz 2023-9-21 01882 TUJzzz 2023-9-21 11:27
[求助] VCS编译后报错 attach_img 邝卓宇 2023-9-11 21172 邝卓宇 2023-9-21 08:49
悬赏 [求助] 求AHB2SRAM的接口设计 - [悬赏 200 信元资产] Yeannis 2023-9-19 11271 coolbear2021 2023-9-20 08:50
[求助] tessent shell mbist如何才能认为插入电路成功呢 zhaoqingyi13 2023-9-18 81162 zhaoqingyi13 2023-9-19 16:39
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 02:20 , Processed in 0.037203 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块