数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30969|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 62 63 64 656667 68 69 70 ... 885 / 885 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 在vivado观察HLS综合后的波形中，为什么start信号延迟rst信号很久才被拉高？	sins17 2023-9-6	01220	sins17 2023-9-6 15:39
[求助] tessent有类似于Error查找表之类的文档吗	zhaoqingyi13 2023-9-5	0867	zhaoqingyi13 2023-9-5 16:04
[求助] 初学uvm的问题	nullptr 2022-8-18	33461	LB_Adams 2023-9-5 11:14
[求助] SPI输出接口（时钟、数据都有）怎么加DC约束呢？	karyen 2023-9-4	21226	karyen 2023-9-5 10:58
[求助] 3分频的时序图	maxer2333 2023-9-4	31362	jiachuankang 2023-9-4 20:16
[资料] 分享一个ECO相关资料	Alex_Liu95 2023-5-19	12421	Jesin 2023-9-4 17:23
[资料] DDR SDRAM基本原理详细介绍 ...2 3 4 5 6..12	zhq415758192 2012-6-15	11739019	abnerchang 2023-9-4 15:52
[求助] 不懂就问，请教DC中是否有办法统计晶体管数量 - [已解决]	zero_zjl 2020-11-23	55578	zero_zjl 2023-9-4 10:14
[原创] 发现一个天才 ...2 3	innovation 2021-6-27	2516806	dihoo123 2023-9-4 09:32
[求助] tessent shell mbist脚本无法仿真	zhaoqingyi13 2023-9-4	0744	zhaoqingyi13 2023-9-4 08:52
[求助] subthreshold数字电路，最大痛点和难点是什么？	orientview 2023-9-3	01041	orientview 2023-9-3 20:57
[讨论] DC综合中的命令set_clock_sense -positive -clocks的意思？设置该命令的作用是什么？	sunmeiling 2012-5-15	611207	dialsun 2023-9-3 17:33
[原创] Cadence包括IC617在内的全套新版工具套件（2015年底版）	min4max 2016-1-17	75693	tested 2023-9-3 09:06
[求助] SD2.0 SD3.0 改进在什么地方	liyandong1216 2015-8-21	34480	abc_def_ghi 2023-9-2 10:12
[原创] 关于门控时钟的FPGA验证问题？	american007 2023-4-25	82512	john.jiang 2023-9-2 01:03
[原创] 讲个IC笑话 ...2	dodoee 2023-8-29	132927	CmosLgh 2023-9-1 17:41
[求助] sigma-delta调制器的verilog实现，请教输入信号设置问题 ...2	云中鹤叉 2012-12-13	108475	dyczs 2023-9-1 16:49
[讨论] DFI5.1协议兼容DFI5.0协议吗	scutlee 2023-9-1	0942	scutlee 2023-9-1 15:58
[原创] IIC协议建模-读写EEPROM	pork7894 2018-9-5	02460	pork7894 2023-9-1 10:28
[求助] Modelsim仿真出错	时间在走人在变 2023-8-29	21021	时间在走人在变 2023-8-31 13:06
[求助] 数据压缩求帮忙下载 - [悬赏 100 信元资产]	buzhou2006 2023-8-31	11385	Ivy_End 2023-8-31 12:45
[求助] DC综合时出现库中没有的元件	marsfabio 2010-5-25	612593	hwhwhw121212 2023-8-31 10:29
[求助] 用verilog 和quartus ii实现IIC协议	小工兵 2015-1-29	22985	计时开始 2023-8-31 09:02
[求助] 请教，关于分频时钟A non-unate path in clock network for clock	cfh123 2019-4-3	117932	cody_wang 2023-8-30 17:11
[求助] 在现代SoC设计中，绝大多数的电路都是同步电路。为什么代码里绝大多数都是异步电路呢？	hanx 2023-1-29	72473	霍格沃兹 2023-8-30 17:06
[求助] modelsim 自动化仿真的TCL语言哪里能学到 - [悬赏 30 信元资产]	邢焕平 2023-8-29	41418	nianhai1212 2023-8-30 15:53
[求助] lattice diamond 怎么使用synplify查看关键路径延时？	Zero.01 2023-8-30	0675	Zero.01 2023-8-30 11:16
[求助] 设置错了，大家见谅，不知道咋删帖。。 - [售价 10 信元资产]	xiaokalami 2023-8-29	7870	Liang_Xiaoqian 2023-8-30 09:31
[原创] xilinx vivado下载bit后ila不出现窗口	wsz561208 2023-8-29	02593	wsz561208 2023-8-29 20:36
[求助] 一个时序逻辑电路设计，请老师们指导一下，这个延时还有锁定该怎样设计	xiaokalami 2023-8-29	31459	xiaokalami 2023-8-29 17:15
[求助] 请问用什么工具来分析面积和频率的关系图啊？	苏化 2023-8-29	0842	苏化 2023-8-29 16:09
[求助] 关于DC综合后设计内部单元pin的fanout过多的问题	IC_lkx 2023-8-27	41161	OsrisGZY 2023-8-29 11:44
[讨论] 用spectre后仿网表进行后仿真	调皮捣蛋 2023-4-17	33094	keithuang 2023-8-29 11:34
[资料] 数字集成电路设计：从VLSI体系结构到CMOS制造电子书pdf ...2	longyuhu 2022-4-9	124862	芯芯818 2023-8-28 23:19
[求助] SFLASH的指令写入	zhanghanqing 2023-8-26	0724	zhanghanqing 2023-8-26 14:53

1 ... 62 63 64 656667 68 69 70 ... 885 / 885 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30969|排名: 11

快速发帖

浏览过的版块

站长推荐 /1