EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 31193|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 62 63 64 656667 68 69 70 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] FPGA设计经验谈	liuhuanjunfly 2023-4-28	42533	jack_20150410 2023-12-21 09:52
[求助] 用spectre后仿网表进行后仿真	调皮捣蛋 2023-4-18	74881	芯手 2023-12-20 20:31
[求助] 65nm, 40nm, 28nm下的SRAM cell一般有多大？ ...2	Veriart 2015-2-11	1314675	fanghui_yang 2023-12-20 16:46
[求助] 如何生成50Hz滤波器的抽头系数	方出旭旭 2023-12-19	31550	liuguangxi 2023-12-20 11:20
[求助] verilogAMS可以用modelsim仿真吗	alex_fd12 2023-12-19	11146	liuguangxi 2023-12-20 11:13
[求助] VCS编译时碰到VFS_SDB_ERROR	DuskWatcher 2022-4-12	23272	Topiler 2023-12-20 10:46
[资料] Vivado使用误区与进阶 PDF 精华3 ...2 3 4 5 6..30	zhouph 2016-8-3	297101521	qwe9991 2023-12-19 20:23
[求助] 对于自己设计的测试向量生成器，如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产]	SICETN 2023-12-19	01464	SICETN 2023-12-19 17:20
[求助] DC综合问题 - [悬赏 20 信元资产]	新手上路哈哈哈 2023-12-10	102411	flyskyseu 2023-12-19 16:23
[求助] （求助）ModelSim SE 6.4a 进行时序仿真，SDF加载错误 ...2	jason00532 2011-1-3	1010119	ABC 2023-12-18 10:27
[求助] VerilogA代码error求助 - [已解决]	Ichika丶 2023-12-15	52315	zt_ic222 2023-12-15 20:50
[求助] 有人懂NAND gate下的贴近output的2个pn结的电压变化吗。	ETF6688 2023-12-15	11463	ETF6688 2023-12-15 13:35
[求助] Digital Arithmetic 这本书,有中文版的吗? ...2 3 4	bridgepons 2019-2-4	3816741	sutaotao2001 2023-12-15 12:19
[求助] 大佬们，新人刚入，想问一些关于cadance RC 的问题	zgh99 2023-12-13	11259	zgh99 2023-12-15 09:42
[求助] 芯片电压和温度	blue_man 2023-12-13	31255	infortrans 2023-12-15 08:51
[资料] 数字IC设计 ...2	韩一飞 2021-3-13	157428	xdrxdr 2023-12-15 07:24
[求助] 以太网udp实验网络调试助手发不出数据	569812499 2021-6-21	78207	zyhwl 2023-12-14 20:01
[求助] 有人知道p+ n和 n+ p在这里的区别吗	ETF6688 2023-12-14	52086	ETF6688 2023-12-14 15:53
[求助] 如何用最少的晶体管实现如图，谢谢大佬 - [悬赏 600 信元资产]	缥渺星尘 2023-12-14	41901	数学必考150 2023-12-14 14:03
[求助] VCS 前端仿真出现Timing violation	mrpp 2023-9-18	63825	flyfreee 2023-12-14 11:07
[求助] get_pins求助 - [已解决]	watertree 2023-12-13	42517	watertree 2023-12-13 21:12
[求助] tsmc 生成sram.v 后用vcs前仿出现问题 - [已解决]	GloriaMoran 2023-12-12	21934	GloriaMoran 2023-12-12 20:43
[求助] 前端DC综合时插入门控时钟cell，check_timing出现Timing_loop	许learner 2023-4-6	32065	shuai1997 2023-12-12 15:19
[原创] 时钟和数据的相位关系如何分析	sunev 2023-12-12	01403	sunev 2023-12-12 15:15
[求助] 后仿真信号名中的反斜杠‘\’ ...2	gg9132qq 2010-12-27	118909	数学必考150 2023-12-12 10:25
[求助] spyglass 跟vcs区别在哪，spyglass好在哪	sducut 2023-12-11	01102	sducut 2023-12-11 13:55
[求助] 【求助+混仿】Testbench model调用Netlist module	flscut 2023-12-4	21403	flscut 2023-12-11 09:08
[求助] 求一份数字芯片验证文档模板 - [悬赏 100 信元资产]	allen820 2023-12-8	31995	jiangnaner 2023-12-10 17:10
[原创] 异步电路设计-脉冲同步问题	羽无芯 2022-4-6	32866	ustszl 2023-12-10 14:04
[求助] 关于XIINX中BRAM实现puf问题	liukywy 2023-12-8	22041	ICerRan 2023-12-9 15:16
[原创] systemverilog与功能验证	770498962 2018-6-15	44121	cmmjava 2023-12-9 14:03
[资料] Visio中IC设计常用的器件库	Yeannis 2023-8-3	32405	haizaolan 2023-12-9 12:31
[求助] 电路出现亚稳态，然后稳定下来是一个错误的电平该怎么办？ ...2	hanx 2023-9-21	134789	rvisk 2023-12-9 10:39
[原创] ptpx peak power 比 total power低	jiebibiebi 2023-12-8	01048	jiebibiebi 2023-12-8 16:39
create_generated_clock命令的使用?	gob2000 2006-9-8	78486	ariesxx 2023-12-8 15:36

1 ... 62 63 64 656667 68 69 70 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 31193|排名: 12

快速发帖

浏览过的版块

站长推荐 /1