cortex-m0 mcu低功耗降低系统时钟频率的问题

MLX010114

cortex-m0的系统时钟有FCLK、HCLK、DCLK、SCLK四个，其中后面三个时钟是由FCLK 直接assign产生的，我低功耗方案里要通过SLEEPING（通过HCLK上升沿读取ROM中的机器码得到）这个标志位决定FCLK是否降频，对应的代码为assign FCLK=（SLEEPING） ? Clk_div：CLK，这种情况会出现组合逻辑环吗，因为我做dc的时候会有timing loop，想问这种情况是因为FCLK- HCLK- SLEEPING- FCLK这个环形成的吗

McuPlayer2013

Sleep可以时钟不降频，也是省电，core不在fetch下条指令，暂停，等唤醒，比如中断信号
当然，如果低功耗必须降频，要处理好falsh等访问周期，低功耗时的flash的访问时间也会大大拉长
时钟切换，注意相位，确保各点的setuptime和holdtime都OK