数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30970|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 65 66 67 686970 71 72 73 ... 885 / 885 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] SRAM的漏电问题	新手小菜鸟 2023-8-7	11478	xdf666 2023-8-7 17:07
[求助] FPGA如何向顶层文件输入数据，并查看数据	海神波塞冬 2023-8-1	92723	767781537 2023-8-7 17:04
[求助] FPGA会烧掉吗	JustdoitAbel 2023-2-11	94249	工大鱼肉 2023-8-7 16:02
[招聘] 成都、上海RFIC	Tommy22333 2023-8-7	11333	Tommy22333 2023-8-7 15:23
[求助] Cadence Nc-Verilog	grape 2023-8-7	11281	xdf666 2023-8-7 11:46
[求助] Cadence Nc-Verilog	grape 2023-8-7	21458	grape 2023-8-7 11:24
[求助] SRAM如何对AXI 的读交织数据进行重排？	modoalos 2023-7-8	11226	rocsman 2023-8-4 23:41
[求助] ADI 论坛，回复相关的问题 - [悬赏 100 信元资产]	TUJzzz 2023-8-2	21446	TUJzzz 2023-8-4 14:32
[求助] RC综合错误显示代码部分模块不可综合 - [已解决]	dddddyx 2023-7-28	51468	iceinsky 2023-8-4 14:05
[求助] 51单片机的256字节存储结构	Yeannis 2023-3-31	11588	Yeannis 2023-8-4 11:05
[求助] 数字IC的学习方向 ...2 3	鞋盒中的月亮 2019-4-6	2211543	wufeng233 2023-8-3 10:39
[讨论] 关于DDR controller的频率	scutlee 2023-8-2	41360	scutlee 2023-8-2 20:14
[求助] matlab硬件回环实验FIL遇到的问题	海神波塞冬 2023-7-4	11359	海神波塞冬 2023-8-2 15:52
[原创] 数字IC转数模混合有机会吗	沽名lnk 2023-7-31	31415	沽名lnk 2023-8-2 10:13
[求助] 小白求助一个有关axi访问ddr地址空间的问题 ...2	leine 2021-2-24	106975	池承利 2023-8-2 09:05
[转贴] IC设计流程及各阶段工具使用 ...2	风展位 2013-11-8	169367	江湖人92 2023-8-1 14:29
[求助] 【EDA 问题】VC Spyglass 在做CDC检查的时候，怎么处理异步fifo/握手这样的跨域逻辑呢？	liming_DE 2022-12-5	32455	tolerate_tao 2023-8-1 10:00
[求助] AXI的读地址是通过id进行计算的吗？	modoalos 2023-8-1	01198	modoalos 2023-8-1 09:58
[求助] boundary scan的设计问题	Jasonszm 2023-6-2	41904	Jasonszm 2023-8-1 09:26
[其它] 收集不能解密的RTL文件样板	msqxl 2023-7-26	11435	Lixingyou 2023-7-31 10:37
[求助] 系统级sigma-deltaADC中斩波的考虑	wanglscool 2012-6-7	75332	ksg12 2023-7-29 18:02
[求助] coverage覆盖率收集问题	要啥自行车guo 2023-7-29	01244	要啥自行车guo 2023-7-29 14:39
[求助] ad9361+FPGA 发射问题，ODDR转换问题望大神解答	fan09272033 2016-1-15	76125	TUJzzz 2023-7-28 17:21
[求助] 请问Synplify可以读入.f（filelist）文件吗？ ...2	XuJian92 2019-1-10	129395	nanlaiu 2023-7-28 16:57
[资料] VLAN学习笔记	John8023 2016-9-24	84577	wspytu 2023-7-28 15:44
[求助] RC综合时显示代码部分模块不可综合	dddddyx 2023-7-28	51467	dddddyx 2023-7-28 15:37
[原创] 一个开源项目(和Keil联调的8051core) ...2 3 4 5 6..7	McuPlayer2013 2013-4-18	6939470	gyx3598 2023-7-28 15:05
[求助] AXI读交织如何重排序，求详细解释	modoalos 2023-7-26	11439	dqwuf2008 2023-7-27 17:51
[求助] FPGA只提供bit文件，对方能看到FPGA的资源利用率，面积等信息吗？ - [悬赏 10 信元资产]	helimpopo 2023-7-25	11037	zx7504081 2023-7-27 14:56
华为硬件工程师手册 ...2 3	sxdfligang 2009-1-6	268323	!5236860 2023-7-27 13:53
[求助] Spyglass CDC如何约束clock让工具指导clock不是always-on的？	摸摸肉肉 2023-7-26	11321	摸摸肉肉 2023-7-27 11:28
[求助] 求问有没有Sustemper和Vmanager的安装方式吗？ - [悬赏 3000 信元资产]	were 2023-7-7	21329	were 2023-7-27 00:20
[求助] 想用状态机控制AXI master同时读写，应该分几个状态呢？【已解决】	modoalos 2023-7-25	71369	modoalos 2023-7-26 18:56
[求助] verdi仿真问题	Marion_ 2023-7-18	61676	Marion_ 2023-7-26 15:20
[原创] 千兆以太网 TCP， UDP协议， FPGA实现 ...2 3 4 5 6..12	eebinqiu 2016-2-1	11669673	chinest2010 2023-7-26 15:03

1 ... 65 66 67 686970 71 72 73 ... 885 / 885 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30970|排名: 11

快速发帖

浏览过的版块

站长推荐 /1