数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31361|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 65 66 67 686970 71 72 73 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] SpyGlass_MoreLintRules_Reference ...2	kevin.yang0922 2021-6-9	167876	dreamfly123123 2024-1-23 17:33
[资料] Huawei goes global (2020 springer讨论华为的书)	juhuapaul 2021-3-20	94065	wangchenglong 2024-1-23 16:13
[资料] Integrating Slang Linter into the Vim ALE	AlvinRolling 2024-1-23	01301	AlvinRolling 2024-1-23 13:28
[求助] [Formality]验证的器件不一致	LQY2000 2024-1-23	01881	LQY2000 2024-1-23 11:15
[求助] 如何让design compiler生成全小写的名称	sharpmental1979 2022-1-11	32762	jeannyhuang 2024-1-23 10:19
[求助] 了解了协议之后怎么设计代码？	dl1048485049 2024-1-18	31668	zhx_sm 2024-1-22 17:56
[求助] sifive的 riscv debug协议的0.11版本和0.13版本兼容吗？	自复兴 2024-1-22	01065	自复兴 2024-1-22 17:19
[讨论] Verilog中状态机编码方式的选择：二进制编码、格雷码编码、独热码编码	besideyou 2015-10-5	86011	Anna_sophia 2024-1-22 16:08
[求助] 闭环流水线循环该如何编写代码c++	sins17 2024-1-22	01214	sins17 2024-1-22 15:47
[原创] CCIX Subsystem	iamtony 2022-1-30	53259	苍穹521earth 2024-1-22 15:09
[原创] BT5.4 Release_Note	qianqian123 2024-1-20	31533	qianqian123 2024-1-22 14:14
[求助] 关于Vivado 自带的MIG AXI4接口DDR 控制器example desgin的疑问	矿工联盟盟主 2024-1-21	52288	ht_lch 2024-1-22 13:41
[讨论] 小规模ASIC芯片架构如何设计？可通过接口进行参数配置	helimpopo 2024-1-10	51830	fuxugang 2024-1-22 10:14
[求助] 估值10+亿SSD存储主控芯片设计公司急招 SSD项目经理PM 60W	shearerliu 2024-1-21	01303	shearerliu 2024-1-21 16:21
[资料] FPGA设计实战.pdf 发书 ...2 3 4 5 6..7	zx5290 2016-12-13	6422062	liguchu 2024-1-20 09:22
[资料] 共享Altera比较老的IP解密工具	doomsten 2013-5-16	97254	qiao982 2024-1-20 00:47
[资料] 通向FPGA之路---七天玩转Altera之基础篇V1.0	zjllh 2015-7-7	73278	qiao982 2024-1-20 00:45
[资料] FPGA 设计方法分析 ...2 3	小相 2016-6-21	219232	qiao982 2024-1-20 00:39
[资料] FPGA资料，与大家分享	ZTL_xiao 2016-5-6	83336	qiao982 2024-1-20 00:33
[求助] Xilinx Vivado 18.3 DDR3 MIG IP with AXI4 interface 写入功能错乱	矿工联盟盟主 2024-1-15	62456	矿工联盟盟主 2024-1-19 15:38
[求助] modelsim中全局宏定义如何设置	xdf666 2024-1-18	12004	liuguangxi 2024-1-18 20:57
[资料] An Overview of DPD Algorithm and Techniques ...2	691564736 2013-5-25	1610170	etopjp 2024-1-17 20:46
[求助] 关于sram设计的疑惑	justicelin 2023-12-31	31885	临界 2024-1-17 19:34
[求助] 每位累加求和简便写法？	xdf666 2024-1-17	32313	xdf666 2024-1-17 17:11
[求助] lec 如何在逻辑锥中穿过 unmapping 的 latch	温柔阴影 2024-1-17	01073	温柔阴影 2024-1-17 11:13
[求助] 问下大家都用什么软件来画verilog波形图啊	hjacky2010 2015-2-9	84418	harry_hust 2024-1-17 09:33
[原创] 什么情况下不用多晶电阻，用有源电阻或者阱电阻	白驹 2024-1-16	01072	白驹 2024-1-16 20:23
[求助] 处理器设计 & RI5CY & RISC-V & 数字设计 & 硬件木马检测 - [悬赏 300 信元资产]	北极的星辰 2024-1-16	01706	北极的星辰 2024-1-16 19:41
[求助] 求双精度浮点数除法verilog IP	helimpopo 2024-1-16	11369	ht_lch 2024-1-16 18:47
[求助] ram IP	007无敌 2023-12-18	41709	007无敌 2024-1-16 16:04
[求助] sram先写再读出问题QAQ - [已解决]	GloriaMoran 2024-1-15	72254	zhongzhetao 2024-1-16 15:39
[求助] 插入clock gating后的网标仿真	microsofthard 2011-7-8	74785	0_hila_0 2024-1-16 15:09
[求助] 锁存器（LATCH）的verilog写法？ ...2	283145107 2023-12-20	114636	yuanpin318 2024-1-15 19:57
[讨论] 设计要懂验证吗？	Wade_ 2024-1-3	52035	Wade_ 2024-1-15 15:29
[求助] 如何在verilog里定义小数，为什么我定义输入xy是小数在真正运行时自动取整？	sins17 2023-2-28	52553	sins17 2024-1-15 11:05

1 ... 65 66 67 686970 71 72 73 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31361|排名: 9

快速发帖

浏览过的版块

站长推荐 /1