EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31119|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 69 70 71 727374 75 76 77 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 用spectre后仿网表进行后仿真	调皮捣蛋 2023-4-17	33577	keithuang 2023-8-29 11:34
[资料] 数字集成电路设计：从VLSI体系结构到CMOS制造电子书pdf ...2	longyuhu 2022-4-9	125374	芯芯818 2023-8-28 23:19
[求助] SFLASH的指令写入	zhanghanqing 2023-8-26	0808	zhanghanqing 2023-8-26 14:53
[原创] FinFET technology rule file for Microwind	temp759 2023-8-25	0999	temp759 2023-8-25 22:46
[求助] ansys redhawk license genkey	bsb2286 2020-5-28	96060	LuckyEDAZ 2023-8-25 21:36
[求助] DDR内存控制器	guokai820 2023-8-25	11422	freemanhans 2023-8-25 16:27
[原创] verilog case嵌套case优化的请教	AEureka 2023-8-24	52827	AEureka 2023-8-25 14:44
[求助] 小白求助！数字后仿，Cadence Xcelium18使用的问题 - [悬赏 200 信元资产]	zgny98 2021-6-16	43272	唐源 2023-8-25 14:39
[讨论] Wordline与Bitline	zhanghanqing 2023-8-25	22776	zhanghanqing 2023-8-25 14:32
[求助] FPGA使用jesd204b接口同步接收多个ADC的时钟处理问题	yif1878 2023-8-21	42054	拾冠 2023-8-25 11:44
[求助] 非阻塞赋值问题	zhanghanqing 2023-8-14	41474	fuxugang 2023-8-25 11:23
[讨论] Chisel/SpinalHDL如何进行高效的debug和验证	wtyytw 2021-8-7	64333	huaashan 2023-8-24 22:44
[转贴] 数字IC设计中的时钟	peanut_cake 2023-8-24	01515	peanut_cake 2023-8-24 13:34
[求助] DesignWare IP 安装时的Project ID（急） ...2 3	suncongj 2010-2-3	2523884	zg8312 2023-8-24 09:41
[求助] 求一个GJB597B-2012	670748071 2021-6-22	32696	Soundstar 2023-8-23 18:17
[资料] 基于XILINX FPGA的OFDM通信系统基带设计 ...2	yuann 2019-9-24	125935	610982658 2023-8-23 17:55
[讨论] ExostivLabs FPGA 调试工具	xiaoxiaochen 2023-8-23	01474	xiaoxiaochen 2023-8-23 00:06
[求助] fm loop	fangwang85 2023-8-22	21200	jamesjie 2023-8-22 10:50
[求助] 关于寄存器写1清0，写0清零的问题	枯了等待 2016-8-4	98323	sasuke_wang 2023-8-21 16:02
[原创] AHB和AHB-lite的区别有哪些？ ...2	bkhzw6 2019-12-16	1221617	公子无忌 2023-8-21 15:48
[求助] 请问大神们synopsys spyglass的starc/starc02/starc05之间区别是什么	升华102最靓的仔 2023-8-21	11577	升华102最靓的仔 2023-8-21 13:59
[讨论] 2片32K的SRAM，面积大约是1片64K的SRAM面积的多少倍？	helimpopo 2023-8-21	11086	kk2009 2023-8-21 13:04
[求助] vivado支持贸泽ax1000系列的FPGA芯片吗	kikonn 2023-8-21	0963	kikonn 2023-8-21 13:02
[求助] 滤波网络零极点位置	某同学 2023-8-16	11512	填写好名字 2023-8-21 08:58
[讨论] FPGA的blk_mem ip核延时问题	helimpopo 2023-8-18	31511	helimpopo 2023-8-19 20:55
[求助] Xilinx A7芯片不同速度等级上板验证，等级1成功等级2失败，FPGA可以下载程序无法运行 ...2	billycheng 2017-5-23	105379	schhqq 2023-8-19 12:34
[资料] 向各位大虾求isp synario5.1	qiao982 2023-8-12	61461	qiao982 2023-8-18 23:43
[求助] 浮点双通路算法	shenmindi 2023-8-18	01104	shenmindi 2023-8-18 13:43
[讨论] 请问下CIC滤波器用verilog怎么实现	荒何 2023-8-17	21515	荒何 2023-8-18 10:39
[求助] 使用Cadence计算宽位加法器关键路径延迟 - [悬赏 100 信元资产]	Aerith 2023-8-17	21690	niuniu4 2023-8-18 10:31
[求助] 在设计芯片的可配置寄存器中的一些注意事项？	君行早 2023-8-17	01537	君行早 2023-8-17 17:08
[求助] 130nm工艺的 artisan memory complier 生成的sram的写功能是否只能被配置为旁路模式	shayingzhe 2023-8-17	01204	shayingzhe 2023-8-17 16:42
[求助] 求助，这个电路存在什么问题	sktwo 2023-8-8	51905	767781537 2023-8-17 16:03
请教一下：什么叫“时钟提取”？	wjx197733 2004-8-24	74334	badegg9 2023-8-17 15:00
[求助] 后仿真发现，反标的timing 不对	husthxing 2023-6-2	52221	husthxing 2023-8-17 11:46

1 ... 69 70 71 727374 75 76 77 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31119|排名: 17

快速发帖

浏览过的版块

站长推荐 /1