Synopsys已经宣布了SystemC是末路黄花

keenboyee · 发表于 2006-11-12 10:53:02

感觉是对的
现在systemverilog 才是王道啊,
况且它已经成为IEEE标准了

keenboyee · 发表于 2006-11-12 10:55:53

vhdl现在再没什么新的标准推出,估计VHDL也不行了

bonehead · 发表于 2006-11-12 14:40:31

感觉12楼和13楼说得挺好的。
OH MY GOD，systemC和systemverilog我都没有接触过！

libra811 · 发表于 2006-11-12 16:23:02

貌似，systemc和systemverilog结合起来比较有前途

51video · 发表于 2006-11-13 11:46:49

观望，谁知道呢，学好verilog先！

tankapple · 发表于 2006-11-13 19:45:49

相比systemC,systemverilog显然好上手啊

yinxb · 发表于 2006-11-14 12:41:47

请给出理由？

yinxb · 发表于 2006-11-14 12:42:47

不过，verilog确实不错，个人感觉

dreamscome · 发表于 2006-11-14 13:20:31

一直都不看好C综合，用来写testbench还可以

deangreen · 发表于 2006-11-14 14:16:30

登录/注册后可看大图

谁知道呢，学好verilog先！