在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 老扁

Synopsys已经宣布了SystemC是末路黄花

[复制链接]
发表于 2007-3-7 22:56:01 | 显示全部楼层
谢谢楼主好意
发表于 2007-3-22 11:49:10 | 显示全部楼层
synopsys在国内已经没有systemc的技术支持了。
发表于 2007-3-22 16:25:14 | 显示全部楼层
systemc和systemverilog向来都是耳闻,没有用过,有用过的吗?
说下感受
本人一直就是用verilog设计电路的
发表于 2007-3-23 09:42:27 | 显示全部楼层
大新闻
发表于 2007-4-8 08:31:03 | 显示全部楼层
还好,我学的是Verilog
发表于 2007-4-8 23:54:36 | 显示全部楼层
观望一阵。
发表于 2007-4-9 14:47:10 | 显示全部楼层

verilog + C挺好的

接口可以使用PLI或者DPI,我习惯这种模式
头像被屏蔽
发表于 2007-4-12 11:04:46 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-4-13 16:13:47 | 显示全部楼层
刚听了一个讲座,讲座上的老师说,system c是系统设计的趋势,system verilog的趋势是走向验证语言~
发表于 2007-4-14 06:30:55 | 显示全部楼层
没比verilog强到哪
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 03:28 , Processed in 0.020215 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表