数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 68 69 70 717273 74 75 76 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] verilogAMS可以用modelsim仿真吗	alex_fd12 2023-12-19	11209	liuguangxi 2023-12-20 11:13
[资料] Vivado使用误区与进阶 PDF 精华3 ...2 3 4 5 6..30	zhouph 2016-8-3	297104079	qwe9991 2023-12-19 20:23
[求助] 对于自己设计的测试向量生成器，如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产]	SICETN 2023-12-19	01629	SICETN 2023-12-19 17:20
[求助] DC综合问题 - [悬赏 20 信元资产]	新手上路哈哈哈 2023-12-10	102644	flyskyseu 2023-12-19 16:23
[求助] （求助）ModelSim SE 6.4a 进行时序仿真，SDF加载错误 ...2	jason00532 2011-1-3	1010324	ABC 2023-12-18 10:27
[求助] VerilogA代码error求助 - [已解决]	Ichika丶 2023-12-15	52478	zt_ic222 2023-12-15 20:50
[求助] 有人懂NAND gate下的贴近output的2个pn结的电压变化吗。	ETF6688 2023-12-15	11589	ETF6688 2023-12-15 13:35
[求助] 大佬们，新人刚入，想问一些关于cadance RC 的问题	zgh99 2023-12-13	11375	zgh99 2023-12-15 09:42
[求助] 芯片电压和温度	blue_man 2023-12-13	31384	infortrans 2023-12-15 08:51
[求助] 以太网udp实验网络调试助手发不出数据	569812499 2021-6-21	78499	zyhwl 2023-12-14 20:01
[求助] 有人知道p+ n和 n+ p在这里的区别吗	ETF6688 2023-12-14	52293	ETF6688 2023-12-14 15:53
[求助] 如何用最少的晶体管实现如图，谢谢大佬 - [悬赏 600 信元资产]	缥渺星尘 2023-12-14	42085	数学必考150 2023-12-14 14:03
[求助] VCS 前端仿真出现Timing violation	mrpp 2023-9-18	64082	flyfreee 2023-12-14 11:07
[求助] get_pins求助 - [已解决]	watertree 2023-12-13	42813	watertree 2023-12-13 21:12
[求助] tsmc 生成sram.v 后用vcs前仿出现问题 - [已解决]	GloriaMoran 2023-12-12	22113	GloriaMoran 2023-12-12 20:43
[求助] 前端DC综合时插入门控时钟cell，check_timing出现Timing_loop	许learner 2023-4-6	32209	shuai1997 2023-12-12 15:19
[原创] 时钟和数据的相位关系如何分析	sunev 2023-12-12	01537	sunev 2023-12-12 15:15
[求助] 后仿真信号名中的反斜杠‘\’ ...2	gg9132qq 2010-12-27	119191	数学必考150 2023-12-12 10:25
[求助] spyglass 跟vcs区别在哪，spyglass好在哪	sducut 2023-12-11	01175	sducut 2023-12-11 13:55
[求助] 【求助+混仿】Testbench model调用Netlist module	flscut 2023-12-4	21519	flscut 2023-12-11 09:08
[求助] 求一份数字芯片验证文档模板 - [悬赏 100 信元资产]	allen820 2023-12-8	32190	jiangnaner 2023-12-10 17:10
[原创] 异步电路设计-脉冲同步问题	羽无芯 2022-4-6	33076	ustszl 2023-12-10 14:04
[求助] 关于XIINX中BRAM实现puf问题	liukywy 2023-12-8	22217	ICerRan 2023-12-9 15:16
[原创] systemverilog与功能验证	770498962 2018-6-15	44245	cmmjava 2023-12-9 14:03
[资料] Visio中IC设计常用的器件库	Yeannis 2023-8-3	32587	haizaolan 2023-12-9 12:31
[原创] ptpx peak power 比 total power低	jiebibiebi 2023-12-8	01141	jiebibiebi 2023-12-8 16:39
create_generated_clock命令的使用?	gob2000 2006-9-8	78652	ariesxx 2023-12-8 15:36
[求助] DC综合之后，网表模块中逻辑消失。。。	许learner 2023-4-17	92824	CZB的筱 2023-12-8 11:27
[求助] DFT里ATPG untestable问题的讨论，为什么某些buffer覆盖不到？ - [悬赏 200 信元资产]	IC菜鸟无敌 2020-11-26	24197	armyjiang 2023-12-8 10:51
[求助] 请教一个关于时域信号如何计算dbm的问题 - [已解决]	TUJzzz 2023-12-6	32057	TUJzzz 2023-12-8 09:42
[讨论] 28nm工艺下，芯片面积多12mm2，成本增加多少？ ...2	helimpopo 2023-12-1	103858	fur_sky 2023-12-7 21:09
[求助] spyglass执行cdc_setup_check时不能自动生成输入输出约束？	小兔子宝宝哒 2023-9-25	11331	小兔子宝宝哒 2023-12-7 11:29
[求助] 关于verilog case语句的用法	njupt_nzt 2023-12-6	21858	拾冠 2023-12-7 11:07
[求助] SPYGLASS 功耗分析 sglib文件疑惑	7点起床读书 2023-9-13	32821	yinxr 2023-12-6 22:49
[求助] 本科实习怎么找？	Tyeep 2023-12-5	41982	Tyeep 2023-12-6 19:11

1 ... 68 69 70 717273 74 75 76 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2