在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[资料] System verilog 和verilog 以及perl经典书籍 attachment  ...23 我不是三毛 2018-12-7 2910183 laplace88 2023-5-25 19:42
[求助] DC workshop lab1 求助 lipoi 2023-5-24 12058 lipoi 2023-5-24 16:28
[求助] VCD2VEC转换 黄焖鸡 2023-5-24 21758 黄焖鸡 2023-5-24 15:00
[讨论] A Xilinx Application has encountered an unexpected error attach_img xiangeryong333 2011-8-24 48038 beanspower 2023-5-24 09:26
[原创] sigma-delta ADC调制器的采样频率大小 芯路 2023-5-23 01268 芯路 2023-5-23 15:52
[求助] cadenceAMS仿真问题 黄焖鸡 2023-5-22 21487 esbwong 2023-5-23 08:49
[讨论] reset 信號, create_clock 優缺點 thjan65 2021-12-14 42581 ricvadim 2023-5-22 05:45
[求助] 有什么速度比较快的异步串行通讯接口吗? 白鲸挺可爱 2023-5-19 21571 cluster116 2023-5-20 12:25
[求助] 镁光MTFC64GAJ(emmc) 新人帖 attach_img kuiyanwei 2022-2-23 22364 murphy522 2023-5-19 16:13
[求助] altera soc fpga 怎么将pl端收集到的视频信号传输到ps端的ddr中 新人帖 attachment 巴库保安 2023-5-19 01124 巴库保安 2023-5-19 16:10
[原创] FPGA NVMe SSD 高速存储 RAID0 新人帖 attach_img 海浪的影子 2022-3-3 42610 murphy522 2023-5-19 16:06
[招聘] 基于zynq的支持X4 Gen2 RC PCIE - [阅读权限 10] lmyapple 2017-7-23 5152 murphy522 2023-5-19 16:02
[原创] 赛灵思的GTX接口如何发送接收低速信号(100Mbps左右) jxyggg 2021-5-19 62790 murphy522 2023-5-19 15:56
[资料] SD4.0协议中文版 新人帖 attachment  ...2 zhoulian 2019-7-30 156406 murphy522 2023-5-19 15:22
[求助] Altera/Modelsim仿真FIR Compiler 2核的问题 cameion 2014-6-6 77899 mmx123 2023-5-18 11:38
[求助] Verilator 可以将verilog转为C++或者systemC,有人用过吗? somey 2015-11-18 35114 cao_phi_ho 2023-5-16 17:25
[原创] 芯片设计岗位以备好 微电子猎头 2023-5-16 01294 微电子猎头 2023-5-16 16:22
[求助] DCT综合流程inert_dft阶段遇到Error(SCANDEF-101) wanghaoyuan 2023-5-16 01199 wanghaoyuan 2023-5-16 16:04
[求助] ISE的UCF文件中如何约时钟,可以优化设计? baw 2023-5-16 01174 baw 2023-5-16 14:31
[求助] 高云的逻辑分析仪波形 attach_img 小豆渣 2023-5-16 01512 小豆渣 2023-5-16 09:51
[求助] DC后一个单元的延时特别大 set_max_fanout 也没有用 新人帖 attach_img  ...23 ZBO 2023-3-1 204903 ZBO 2023-5-15 14:34
悬赏 [原创] 大家知道这个XOR的结构来源于哪篇文献吗? - [悬赏 100 信元资产] Aerith 2023-5-4 32031 demonhunter 2023-5-15 10:02
[原创] Ambiq的subthreshold技术靠谱吗? orientview 2023-5-14 21562 tinytera 2023-5-15 09:40
[原创] 基于Xilinx FPGA的逻辑设计,工具有时候似乎不是那么靠谱 attachment innovation 2023-5-12 41674 jinj198908 2023-5-15 09:01
[求助] modelsim6.6ede se,pe,de的区别是什么  ...2 xiaofeng2001 2011-9-28 1210665 2cky 2023-5-15 01:29
[求助] 急急急!!!请教一个FPGA无法启动的问题 djqlyy2922 2019-7-23 53453 wlzrxxc 2023-5-14 15:32
[求助] UART串口通信问题,少了几个字节 新人帖 xwu 2023-5-11 11627 黑桃ACE 2023-5-12 20:10
[求助] eDP 1.4 Spec huluxing123 2022-1-19 32845 chencsw 2023-5-11 16:54
[求助] 有人用silvaco仿真过特定工艺的mos器件吗?比如smic180的 diulaika 2023-4-30 21567 diulaika 2023-5-11 16:41
[求助] VESA-DSC 新人帖 xu_tingtxpy 2022-1-12 43530 xu_tingtxpy 2023-5-11 08:53
[求助] 请问怎么将UPF作用在多个芯片顶层实例? rickchueng 2023-5-10 01290 rickchueng 2023-5-10 20:44
[讨论] 关于pt端口约束的一个疑问 rv_1101 2023-5-10 11467 rv_1101 2023-5-10 20:31
[原创] 基于XILINX的FPGA开发板设计的AES 128bit加解密算法 attachment digest  ...23456..9 丧尸暴龙兽 2015-11-22 8331303 willtuna 2023-5-9 23:10
[解决] code有时序考虑吗? liuhuanjunfly 2023-4-28 32063 gerry1512 2023-5-9 21:52
[讨论] 关于axi wrapper模式的问题 nullptr 2023-5-6 11613 gerry1512 2023-5-9 21:50
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 17:41 , Processed in 0.028181 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块