EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 74 75 76 777879 80 81 82 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] matlab硬件回环实验FIL遇到的问题	海神波塞冬 2023-7-4	11692	海神波塞冬 2023-8-2 15:52
[原创] 数字IC转数模混合有机会吗	沽名lnk 2023-7-31	31784	沽名lnk 2023-8-2 10:13
[求助] 小白求助一个有关axi访问ddr地址空间的问题 ...2	leine 2021-2-24	108189	池承利 2023-8-2 09:05
[转贴] IC设计流程及各阶段工具使用 ...2	风展位 2013-11-8	1610271	江湖人92 2023-8-1 14:29
[求助] 【EDA 问题】VC Spyglass 在做CDC检查的时候，怎么处理异步fifo/握手这样的跨域逻辑呢？	liming_DE 2022-12-5	32930	tolerate_tao 2023-8-1 10:00
[求助] AXI的读地址是通过id进行计算的吗？	modoalos 2023-8-1	01585	modoalos 2023-8-1 09:58
[求助] boundary scan的设计问题	Jasonszm 2023-6-2	42340	Jasonszm 2023-8-1 09:26
[其它] 收集不能解密的RTL文件样板	msqxl 2023-7-26	11869	Lixingyou 2023-7-31 10:37
[求助] 系统级sigma-deltaADC中斩波的考虑	wanglscool 2012-6-7	75810	ksg12 2023-7-29 18:02
[求助] coverage覆盖率收集问题	要啥自行车guo 2023-7-29	01588	要啥自行车guo 2023-7-29 14:39
[求助] ad9361+FPGA 发射问题，ODDR转换问题望大神解答	fan09272033 2016-1-15	76580	TUJzzz 2023-7-28 17:21
[求助] 请问Synplify可以读入.f（filelist）文件吗？ ...2	XuJian92 2019-1-10	1210654	nanlaiu 2023-7-28 16:57
[资料] VLAN学习笔记	John8023 2016-9-24	85156	wspytu 2023-7-28 15:44
[求助] RC综合时显示代码部分模块不可综合	dddddyx 2023-7-28	51816	dddddyx 2023-7-28 15:37
[原创] 一个开源项目(和Keil联调的8051core) ...2 3 4 5 6..7	McuPlayer2013 2013-4-18	6943008	gyx3598 2023-7-28 15:05
[求助] AXI读交织如何重排序，求详细解释	modoalos 2023-7-26	11920	dqwuf2008 2023-7-27 17:51
[求助] FPGA只提供bit文件，对方能看到FPGA的资源利用率，面积等信息吗？ - [悬赏 10 信元资产]	helimpopo 2023-7-25	11284	zx7504081 2023-7-27 14:56
华为硬件工程师手册 ...2 3	sxdfligang 2009-1-6	269489	!5236860 2023-7-27 13:53
[求助] Spyglass CDC如何约束clock让工具指导clock不是always-on的？	摸摸肉肉 2023-7-26	11784	摸摸肉肉 2023-7-27 11:28
[求助] 求问有没有Sustemper和Vmanager的安装方式吗？ - [悬赏 3000 信元资产]	were 2023-7-7	21769	were 2023-7-27 00:20
[求助] 想用状态机控制AXI master同时读写，应该分几个状态呢？【已解决】	modoalos 2023-7-25	71749	modoalos 2023-7-26 18:56
[求助] verdi仿真问题	Marion_ 2023-7-18	62081	Marion_ 2023-7-26 15:20
[原创] 千兆以太网 TCP， UDP协议， FPGA实现精华3 ...2 3 4 5 6..12	eebinqiu 2016-2-1	11675066	chinest2010 2023-7-26 15:03
[求助] 关于edf文件的后仿真	tjz1127 2023-7-13	21937	tjz1127 2023-7-26 09:19
[求助] Genus和DC对单元库兼容性问题 - [悬赏 5 信元资产]	wtyytw 2021-2-19	45178	唐三彩骆驼 2023-7-25 15:32
[求助] generate的小问题	nullptr 2023-7-10	41458	nullptr 2023-7-24 19:03
[讨论] 时钟设计问题	统计局呵呵 2023-7-24	11680	zsftm 2023-7-24 13:41
[求助] synplify_premier综合卡在premap阶段	IC.Michael 2019-5-24	53717	fengbohan1 2023-7-23 09:22
[求助] 只用pmos管如何搭建D触发器电路？如何将其连接成2bit的寄存器？	侯小甄 2023-7-21	01221	侯小甄 2023-7-21 18:45
[原创] 有关verilog中阻塞赋值和非阻塞赋值的问题	RealityLI 2019-2-21	22943	鸽子 2023-7-21 17:11
[求助] 关于AHB和APB总线时钟的问题 ...2	记忆冬天 2020-7-21	137520	hairfly 2023-7-21 16:58
[活动] 2023中国国际半导体博览会	xuxinjian 2023-7-21	01886	xuxinjian 2023-7-21 11:10
如何提高芯片设计的良率和可靠性	power-twq 2005-11-9	24488	JingKe 2023-7-20 19:04
[求助] sta 用的时序库lib文件有官方文档吗	maru123 2023-7-20	21660	maru123 2023-7-20 17:17
[讨论] 有什么简单的方法，将一个8MHz的数据变慢成为一个1MHz的数据？	helimpopo 2023-6-12	62078	zhx_sm 2023-7-20 16:20

1 ... 74 75 76 777879 80 81 82 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

快速发帖

浏览过的版块

站长推荐 /1