在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] checker not found.instantistion must be of a visible checker attach_img sins17 2023-4-26 23014 sins17 2023-4-27 20:37
[原创] Verdi如何修改输出波形(连续输出波形) 新人帖 北极的星辰 2023-4-27 01932 北极的星辰 2023-4-27 19:30
[求助] 新手用VCS 遇到这种情况,请前辈指导,说的详细点,不知如何解决!! attach_img  ...2 li123770 2016-8-15 129528 北极的星辰 2023-4-27 17:01
[求助] 求帮忙下载一篇IEEE论文 attachment 固执的寻觅 2023-4-27 11932 云大大 2023-4-27 16:44
[讨论] verilog中类软件变量coding问题 新人帖 Mr.F_zyd 2023-3-24 31951 kk2009 2023-4-27 16:44
[求助] 问一下各位前辈,校招如果要学一门脚本语言的话,学哪个比较好 devindang 2023-3-27 72195 kk2009 2023-4-27 16:42
[求助] gpio输入输出可以同时打开吗 xiuxing056 2023-4-4 73343 kk2009 2023-4-27 16:34
[求助] sigma-delta ADC中,数字抽取滤波器的这个指标是什么意思? attach_img jifulu 2020-8-17 34652 荒何 2023-4-27 16:32
[原创] OTP bit位数值在数字电路的作用与用途 月弥星空 2023-4-10 11818 kk2009 2023-4-27 16:28
[求助] clkmux以及多个时钟约束 zhaoxueji 2023-4-13 42302 kk2009 2023-4-27 16:20
悬赏 [求助] dc仿真不收敛 - [悬赏 100 信元资产] zhoujun58 2023-4-26 32102 zhoujun58 2023-4-27 16:11
[求助] IC前端中快速加法器,乘法器的问题 Aflodit 2023-4-18 11766 kk2009 2023-4-27 16:10
[求助] AHB 相关问题 新人帖 Hkb 2023-4-27 21610 p726488614 2023-4-27 16:06
[求助] design compiler报error:两个design使用了相同命名的宏定义 Violet1109 2023-4-19 11524 kk2009 2023-4-27 16:06
[求助] 有偿求DDR配置 attach_img andy9972 2022-12-3 21800 p726488614 2023-4-27 16:02
[求助] 请教个DDR控制器的问题 djqlyy2922 2022-12-15 31926 p726488614 2023-4-27 15:59
[求助] 综合 error qq1656313299 2023-4-26 31755 kk2009 2023-4-27 15:48
[资料] 基于FPGA的无人机控制器设计与实现 attachment  ...2345 zjllh 2015-7-7 4917058 kpsuwen 2023-4-27 14:06
FPGA与88E1111千兆以太网实现-软件包(UDP数据实现)  ...2 topggmq 2015-1-16 116633 xinqi888 2023-4-27 11:35
[求助] ISE 14.7 注册码 sqy 2015-4-30 33146 jerrycao 2023-4-26 23:20
[原创] Verilog 寄存器组数需要参数话的设计 a772816320a 2022-12-8 22008 拾冠 2023-4-26 17:24
悬赏 [求助] DC compiler_ultra,综合脚本中,使用 option -timing_high_effort_script没用 新人帖 - [已解决] 小李子学芯片 2023-4-24 22109 小李子学芯片 2023-4-26 14:24
[求助] xilinx bfm simulation pquyuande 2016-1-31 13252 kingmomo0001 2023-4-26 14:01
[求助] axi bfm license masure 2013-5-15 410030 kingmomo0001 2023-4-26 13:57
[转贴] vivado关联vscode的错误 attach_img acdc11 2023-4-25 2943 flyger 2023-4-26 11:12
[讨论] 问一个关于pipeline的问题 devindang 2023-4-26 01898 devindang 2023-4-26 09:53
[求助] 给x赋值1但输出wave的值是-1,不知道为什么 sins17 2023-3-22 31805 sins17 2023-4-26 09:50
[资料] xapp1052 attachment  ...23 yaof12 2017-10-30 2213904 insect_h 2023-4-26 00:19
[招聘] 张江知名AI公司 PCIE Verification 200万左右高薪 smoothcareer666 2020-6-16 13064 nick_zhu1990 2023-4-25 16:35
[原创] clock generator(verilog code) attach_img jun_dahai 2012-1-17 46257 jun_dahai 2023-4-25 14:57
[转贴] 关于AXI4总线的学习(转载)  ...2 wsz561208 2015-10-28 1010303 jdfish 2023-4-25 14:33
[统计] fpga 新人帖 attach_img wb312_0 2023-4-25 02299 wb312_0 2023-4-25 13:38
[求助] VCS仿真 新人帖 Yvonne_m 2023-4-21 32014 Yvonne_m 2023-4-25 10:01
[原创] 寄存器异步复位能否赋予一个非0值 ? attach_img american007 2023-2-19 72447 american007 2023-4-25 07:08
[求助] synopsys spyglass VS mentor 0in huluxing123 2023-4-24 01652 huluxing123 2023-4-24 18:56
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 12:53 , Processed in 0.032340 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块