在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3881|回复: 7

[原创] pcie phy 物理层实现 verilog代码

[复制链接]
发表于 2021-6-28 10:02:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
逛知乎看到一个pcie phy物理层实现代码
https://zhuanlan.zhihu.com/p/384548739
PCIE phy 物理层芯片设计源码,包含完整的文档和仿真教程,大学学生科研作业项目,不涉及商业IP,学习pcie的好帮手。
学习pcie不仅仅可以增加自己对工程项目的理解,而且目前造芯公司都对pcie等协议招人有要求,学习本项目,也可以作为自己简历的一部分 qxlarge-dsc-3FE580076D6C826540223E66F80FACE3.jpg qxlarge-dsc-638B97E2BBA8F613447C3C17C025DF1F.jpg
发表于 2021-6-28 17:28:31 | 显示全部楼层
为自己打广告?
发表于 2021-6-28 17:34:39 | 显示全部楼层
I think this is ONLY pcie phy model.
very likely to be pcie pcs + pma verilog model.

This will NOT be a complete PHY design.
But enough for reference.

PS: the best way to learn PCIe is to read PCIe books and Specs, But NOT design code.
发表于 2021-12-19 20:22:16 | 显示全部楼层
你好,,请问怎么链接不对了
发表于 2021-12-21 15:39:43 | 显示全部楼层
链接不太对,请问资料哪里可以下载呢
发表于 2023-5-10 11:20:38 | 显示全部楼层
关键是广告的连接还是错的
发表于 2023-5-13 11:27:10 | 显示全部楼层
PCIe phy is analog macro, can not be implement by verilog.
发表于 2023-10-4 14:59:32 | 显示全部楼层
看不到
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 13:45 , Processed in 0.021786 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表