EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31119|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 73 74 75 767778 79 80 81 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[招聘] 【内推+高薪福利好】合肥康芯威存储技术有限公司内推	einkingyw 2023-6-29	11846	小狼开饭 2023-7-11 17:36
[求助] AXI的读交织是有规律的吗	modoalos 2023-7-10	01067	modoalos 2023-7-10 20:01
[资料] ISCAS'89，iscas89,集成电路89基准电路（verilog,vhdl） ...2 3	253577147 2016-4-6	2512306	sdcxx 2023-7-10 15:43
[原创] 提供各类芯片设计IP与验证IP	华芯集成 2023-7-10	01592	华芯集成 2023-7-10 14:25
[求助] 数字ic入门项目	J1angX1nbo 2023-7-7	51726	J1angX1nbo 2023-7-9 22:22
[求助] linux安装modelsim报错，如何解决	devindang 2023-7-8	01279	devindang 2023-7-8 19:10
[求助] FPGA里面clk_wiz产生的整数倍频率的时钟，是同源时钟还是异步时钟？	helimpopo 2023-7-8	01064	helimpopo 2023-7-8 09:03
[求助] Questa Sim仿真波形出现白色不连续的虚线，不明白表示什么意思	Outerman2000 2023-7-7	01072	Outerman2000 2023-7-7 17:51
[原创] vivado生成block memory，FPGA资源不足时是否会自动转成distributed memory?	fendate 2023-7-6	31460	拾冠 2023-7-7 15:59
[求助] axi dma如果想支持读交织的话，应该怎么操作？【已解决】	modoalos 2023-7-5	61483	modoalos 2023-7-7 14:22
[求助] 现在的verdi集成了nlint的功能吗？	id1563662788 2020-7-12	54042	梁_小倩 2023-7-7 10:58
[求助] 求助，有人知道这个tcbn90ghptc.db 90nm的库吗 ...2	hancheng1166 2014-3-3	106007	live_不易 2023-7-7 00:10
[求助] synopsys coretool使用的问题	songzijian87 2018-8-2	89076	qiujian333 2023-7-6 22:18
[原创] Xilinx & Altera Synopsys 加密IP 还原出源代码	wxwangyan 2017-2-7	87001	gxmicro 2023-7-6 11:35
[原创] 用Python设计芯片的一些资料	phenixsong 2023-6-30	21712	xiaoyezi111 2023-7-5 15:03
[求助] 【求助】verdi上快速跳转查看代码快的捷操作	青阳尘 2023-7-4	01481	青阳尘 2023-7-4 09:49
[原创] 用FPGA如何实现low power(upf)设计啊？ ...2	ironszark 2010-7-3	115534	tangxianhong123 2023-7-3 20:17
[求助] 数模混合电路的版图设计	白鲸挺可爱 2023-7-3	01480	白鲸挺可爱 2023-7-3 17:40
[原创] I2C 频率不准问题的解决过程 ...2	atomdust 2016-3-23	1211462	pwu 2023-7-3 11:20
[求助] axi/ahb的wrap类型的应用场景	caren 2020-6-19	45991	liulanger666 2023-7-1 10:34
[求助] 这个地方有错吗？	orientview 2023-6-18	31948	zero_0 2023-6-29 17:38
[求助] 画架构图好用软件或库 - [悬赏 100 信元资产]	硅下亡魂 2023-5-22	32412	WindsLike 2023-6-29 10:12
[原创] 时钟分频的一个问题？	Jinzzj 2023-6-28	31728	fhy420462303 2023-6-29 09:46
[原创] vivado动态重配置bit的比例是多少？	american007 2023-6-29	01430	american007 2023-6-29 04:22
[求助] 求助2输入nand电路前仿真的两个输入激励的问题 ...2	jsonli0201 2023-4-24	103221	光非 2023-6-28 17:38
[求助] FPGA第三方综合工具	arle 2023-6-26	41674	andy2000a 2023-6-27 18:20
[求助] 由于DC综合时设置don't touch，formality无法link到相应的cell	Violet1109 2023-5-15	11801	胡了 2023-6-26 22:25
[求助] 求synplify linux安装包	guaozhong 2021-4-12	73337	intern7 2023-6-26 17:46
[求助] 用macro的lef和tech file转milkyway 报ERROR :No length unit definition in library	Big_Man_ 2023-6-26	01184	Big_Man_ 2023-6-26 15:24
[求助] spi设计问题 ...2	kl_upc 2022-12-1	124946	kl_upc 2023-6-26 15:08
[求助] 激励加干扰	doukuaiwangle 2023-6-20	21670	doukuaiwangle 2023-6-25 10:26
[原创] 1	w1212 2023-6-24	21597	freemanhans 2023-6-25 09:54
[资料] 数字集成电路 (Jan M. Rabaey)	fndx15 2023-6-21	42117	maomao198477 2023-6-25 09:25
[原创] quartus 13.0 仿真时出现errors occured during modelsim simulation	yyzx0404 2016-3-31	16934	suying 2023-6-24 22:24
[求助] vivado功能仿真出现X	nullptr 2023-6-22	02035	nullptr 2023-6-22 17:05

1 ... 73 74 75 767778 79 80 81 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31119|排名: 17

快速发帖

浏览过的版块

站长推荐 /1