在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] lattice diamond 怎么使用synplify查看关键路径延时? 新人帖 Zero.01 2023-8-30 0882 Zero.01 2023-8-30 11:16
[求助] 设置错了,大家见谅,不知道咋删帖。。 - [售价 10 信元资产] xiaokalami 2023-8-29 71080 Liang_Xiaoqian 2023-8-30 09:31
[原创] xilinx vivado下载bit后ila不出现窗口 wsz561208 2023-8-29 03393 wsz561208 2023-8-29 20:36
[求助] 一个时序逻辑电路设计,请老师们指导一下,这个延时还有锁定该怎样设计 xiaokalami 2023-8-29 31847 xiaokalami 2023-8-29 17:15
[求助] 请问用什么工具来分析面积和频率的关系图啊? 苏化 2023-8-29 01050 苏化 2023-8-29 16:09
[求助] 关于DC综合后设计内部单元pin的fanout过多的问题 IC_lkx 2023-8-27 41607 OsrisGZY 2023-8-29 11:44
[讨论] 用spectre后仿网表进行后仿真 调皮捣蛋 2023-4-17 33842 keithuang 2023-8-29 11:34
[资料] 数字集成电路设计:从VLSI体系结构到CMOS制造电子书pdf 新人帖  ...2 longyuhu 2022-4-9 125782 芯芯818 2023-8-28 23:19
[求助] SFLASH的指令写入 zhanghanqing 2023-8-26 0887 zhanghanqing 2023-8-26 14:53
[原创] FinFET technology rule file for Microwind 新人帖 temp759 2023-8-25 01112 temp759 2023-8-25 22:46
[求助] ansys redhawk license genkey bsb2286 2020-5-28 96268 LuckyEDAZ 2023-8-25 21:36
[求助] DDR内存控制器 新人帖 guokai820 2023-8-25 11588 freemanhans 2023-8-25 16:27
[原创] verilog case嵌套case优化的请教 AEureka 2023-8-24 53083 AEureka 2023-8-25 14:44
[求助] 小白求助!数字后仿,Cadence Xcelium18使用的问题 新人帖 - [悬赏 200 信元资产] zgny98 2021-6-16 43495 唐源 2023-8-25 14:39
[讨论] Wordline与Bitline zhanghanqing 2023-8-25 23044 zhanghanqing 2023-8-25 14:32
[求助] FPGA使用jesd204b接口同步接收多个ADC的时钟处理问题 yif1878 2023-8-21 42238 拾冠 2023-8-25 11:44
[求助] 非阻塞赋值问题 zhanghanqing 2023-8-14 41650 fuxugang 2023-8-25 11:23
[讨论] Chisel/SpinalHDL如何进行高效的debug和验证 wtyytw 2021-8-7 64574 huaashan 2023-8-24 22:44
[转贴] 数字IC设计中的时钟 新人帖 peanut_cake 2023-8-24 01634 peanut_cake 2023-8-24 13:34
[求助] DesignWare IP 安装时的Project ID(急)  ...23 suncongj 2010-2-3 2524610 zg8312 2023-8-24 09:41
[求助] 求一个GJB597B-2012 670748071 2021-6-22 32856 Soundstar 2023-8-23 18:17
[资料] 基于XILINX FPGA的OFDM通信系统基带设计 新人帖  ...2 yuann 2019-9-24 126264 610982658 2023-8-23 17:55
[讨论] ExostivLabs FPGA 调试工具 xiaoxiaochen 2023-8-23 01626 xiaoxiaochen 2023-8-23 00:06
[求助] fm loop fangwang85 2023-8-22 21371 jamesjie 2023-8-22 10:50
[求助] 关于寄存器写1清0,写0清零的问题 枯了等待 2016-8-4 98683 sasuke_wang 2023-8-21 16:02
[原创] AHB和AHB-lite的区别有哪些?  ...2 bkhzw6 2019-12-16 1222224 公子无忌 2023-8-21 15:48
[求助] 请问大神们synopsys spyglass的starc/starc02/starc05之间区别是什么 新人帖 升华102最靓的仔 2023-8-21 11768 升华102最靓的仔 2023-8-21 13:59
[讨论] 2片32K的SRAM,面积大约是1片64K的SRAM面积的多少倍? helimpopo 2023-8-21 11187 kk2009 2023-8-21 13:04
[求助] vivado支持贸泽ax1000系列的FPGA芯片吗 新人帖 kikonn 2023-8-21 01061 kikonn 2023-8-21 13:02
[求助] 滤波网络零极点位置 某同学 2023-8-16 11692 填写好名字 2023-8-21 08:58
[讨论] FPGA的blk_mem ip核延时问题 helimpopo 2023-8-18 31685 helimpopo 2023-8-19 20:55
[求助] Xilinx A7芯片不同速度等级上板验证,等级1成功等级2失败,FPGA可以下载程序无法运行  ...2 billycheng 2017-5-23 105630 schhqq 2023-8-19 12:34
[资料] 向各位大虾求isp synario5.1 新人帖 qiao982 2023-8-12 61647 qiao982 2023-8-18 23:43
[求助] 浮点双通路算法 新人帖 shenmindi 2023-8-18 01166 shenmindi 2023-8-18 13:43
[讨论] 请问下CIC滤波器用verilog怎么实现 荒何 2023-8-17 21655 荒何 2023-8-18 10:39
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-26 23:53 , Processed in 0.022765 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块